这段时间忽然想通了，自己要把知识当回事，它才有可能产生价值。反正平时闲着也多是瞎玩，还不如多做总结。希望自己还来得及。这个文章是N年前总结的，没有什么水平，全当学习笔记吧。

    对于输出信号为差分信号的光栅尺，经过长线接口处理后的信号同样如图1所示。

       在一些要求较高的运动控制的场合，人们通常使用DSP（数字信号处理器）实现对光栅等输出信号为正交编码的反馈器件的接口。常用的DSP如TI（美国德州仪器公司）的C2000系列，其中可用于电机控制场合的多个类型的芯片内部具有1～2个正交编码接口（QEI）。然而，对于低成本、较为简单的应用，如本文中提到的光栅数显表，使用DSP来完成这一设计就显得不够经济了。

       由此，本文中使用STC89C52单片机与HCTL-2032为主要器件，探讨双路光栅数显表的设计过程。在此之前，先简要介绍一下HCTL-2032。

2. HCTL-2032简介[1]

HCTL-2032 是Avago 公司生产的CMOS
专用集成电路，集噪声滤波、正交解码、可逆计数、总线接口于一体，可大大改善测量系统的性能。HCTL-2032 可接收两路正交解码脉冲，并且增加了接收基准信号，时钟周期达33MHz，不仅节省了电路设计的体积，而且提高了测量精度和处理数据的速度。

2.1 功能

HCTL-2032 的引脚排列如图2所示，HCTL-2032
可以将光电编码器输出的波形转换成数字信号输入微处理器，两路输入引脚CHAx、CHAy、CHIx和CHBx、CHBy、CHIy
经过施密特触发器整形滤波后，通过设置EN1、EN2
的值选择采用4×、2×、1×计数模式，而后送入32 位二进制计数器对采集的正交波计数，由于输出数据线只有8位，因此32位的数据需要通过改变控制线SEL1、SEL2、OE的值分四次依次读出。

                                  图2HCTL-2032的管脚(引用自文献[1])

2.2 内部结构

HCTL-2032 内部包括数字滤波器、正交解码逻辑、位置计数器、总线接口，内部结构框图如图3所示。

                         图3 HCTL-2032片内逻辑结构简图(引用自文献[1])

2.2.1 数字滤波器

HCTL-2032 的输入部分包括施密特触发器与数字延迟滤波器，用于抑制混入正交信号的噪声。正交信号通过施密特触发器后，必须保持3个上升沿才能通过数字滤波器，小于1 V 的低电平噪声被滤除。余下的高电平、短持续时间噪声脉冲通过数字滤波器滤除。

2.2.2 正交解码

HCTL-2032 提供了1×、2×、4×三种可选解码方式，解码方式的选择由EN1、EN2 的组合值控制，正交输入相邻跳变沿之间二者的电平状态有四种：10、11、01、00。当选择4×模式时，在一个周期内正交解码器在时钟上升沿采样四种状态进行计数，同理，当选择2×和1×模式时，在一个周期内正交解码器在时钟上升沿分别采样两种、一种状态进行计数。每监测到一次状态变化，在CNTDEC 引脚输出一个宽度为半个时钟周期的正脉冲，同时给出状态转移方向信号，U/D = 1，表明A相超前B相，反之B相超前A相。图中同时还给出计数器溢出时的级联信号CNTCAS。正交解码器对信号与时钟的要求为两相正交脉冲的相邻跳变沿之间的时间间隔应大于计数脉冲的周期。

2.2.3 32 位二进制计数器与32 位锁存器

正交解码采集的脉冲输入32 位增/减计数器，在时钟的上升沿计数，计数值送入32位锁存器。

2.2.4 禁止逻辑和总线接口

禁止逻辑在每个时钟周期的下降沿采样OE、SEL1
和SEL2 的值，根据三个信号不同值的组合分四次从总线接口读出计数器的值以及复位禁止逻辑。

2.STC89C52与HCTL-2032的接口电路

       STC89C52为常见的8051内核的单片机。单片机通过一组8位IO读取HCTL-2032的数值，并通过另一组IO对HCTL-2032进行逻辑控制（包括复位与使能、通道选择、数据选择等）。

       图4为STC89C52与HCTL-2032的接口电路，除基本的器件外，图中还外扩了一个LCD12864用于光栅位置值的显示。