[FPGA] 【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑

[复制链接]
19989|395
 楼主 | 2016-8-17 07:12 | 显示全部楼层 |阅读模式
本帖最后由 21ic小喇叭 于 2016-8-17 09:22 编辑

本文档主要包含了 Verilog HDL语言 的八个关键问题

它们分别是:

① Verilog的抽象级别

② Verilog的模块化设计

③ 如何给端口选择正确的数据类型

④ Verilog语言中latch的产生

⑤ 组合逻辑反馈环

⑥ 阻塞赋值与非阻塞赋值的不同

FPGA的灵魂状态机

⑧ 代码风格的重要性

游客,如果您要查看本帖隐藏内容请回复



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
| 2016-8-17 10:36 | 显示全部楼层
看看,dddddddddd
| 2016-8-17 19:02 | 显示全部楼层
kankan
| 2016-8-19 10:28 | 显示全部楼层
谢谢分享......
| 2016-8-19 17:31 | 显示全部楼层
下载看看,谢谢
| 2016-8-20 09:54 | 显示全部楼层
下载来看看
| 2016-8-26 15:11 | 显示全部楼层
看看
| 2016-8-29 11:46 | 显示全部楼层
学习
| 2016-8-29 13:48 | 显示全部楼层
看看
...........
| 2016-8-29 16:38 | 显示全部楼层
学习
| 2016-8-29 21:08 | 显示全部楼层
什么东西  学习下呗
| 2016-8-29 22:54 | 显示全部楼层
想看详细的
| 2016-8-29 23:11 | 显示全部楼层

谢谢分享
| 2016-9-1 22:47 | 显示全部楼层
学习
| 2016-9-1 23:47 | 显示全部楼层
谢谢分享!
| 2016-9-2 13:48 | 显示全部楼层
浩石的板子看着不错,有钱了买一个玩玩..
| 2016-9-2 15:11 | 显示全部楼层
月薪 3K,欠钱 6W
| 2016-9-3 17:10 | 显示全部楼层
下载看看,谢谢
| 2016-9-3 22:57 | 显示全部楼层
学习学习!
| 2016-9-4 01:29 | 显示全部楼层
Verilog HDL
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式
我要创建版块 申请成为版主

论坛热帖

关闭

热门推荐上一条 /6 下一条

分享 快速回复 返回顶部 返回列表