[FPGA] 【学习】 FPGA必备知识

[复制链接]
403|4
 楼主 | 2017-12-29 14:41 | 显示全部楼层 |阅读模式
本帖最后由 对我而言 于 2018-1-4 10:30 编辑

1、SOC(System On Chip)


a):片上系统,单片上集成系统级、多元化的大功能模块,构成一个能够处理各种信息的集成系统 b):集成了许多功能模块的微处理器核的单芯片电路系统。


c):可以大大缩小系统所占的面积,提高系统的性能和健壮性。


d):已嵌入式系统为核心,集软硬于一体,并追求最高的集成度,是电子系统设计发展的必然趋势和最终目标。


e):由硬件和软件协同完成


2、SOPC(System On a Programmable Chip)


a):片上可编程系统,是Altera公司提出来的一种灵活的,高效的SOC解决方案,它将处理器、存储器(ROM、RAM等)、总线和总线控制器、IO口、DSP、锁相环等集成到一片FPGA中。它具有灵活的设计方式,可裁剪,可扩充,可升级,并具备软硬件在系统可编程功能。


3、IP核 (Intellectual Property核)


a):IP即知识产权,SOC和SOPC在设计上都是以集成电路IP核为基础,集成电路IP经过预先设计、验证,符合产业界普遍认同的设计规范和设计标准,并具有相对独立并可以重复利用的电路模块或子系统,如CPU、运算器等


b):集成电路IP模块具有知识含量高、占用芯片面积小、运行速度快、功耗低、可重用性等特点 c):美国Dataquest公司将半导体产业的IP定义为用于ASIC、ASSP和PLD等当中,并且是预先设计好的电路模块


d):IP核模块有行为级(Behavior)、结构级(Structure)和物理级(Physical),对应描述功能的不同分为三类:


i.:软核(Soft IP Core):HDL文本形式提交用户,经过RTL级设计优化和功能验证,但其中不含具体的物理信息;也称虚拟组件(Virtual Compont,VC)


ii.:固核(Fire IP Core );介于软核和硬核之间,完成门级电路综合和时序仿真等设计环节,以门级网表的形式提交给用户


iii.:硬核(Hard IP Core );基于半导体工艺的物理设计,已有固定的拓扑布局和具体工艺,并已经过工艺验证,具有可保证的性能


了解更多FPGA知识可以去星创客


 楼主 | 2018-1-4 10:34 | 显示全部楼层
入门首先要掌握HDL(HDL=verilog+VHDL)。独立完成中小规模的数字电路设计 掌握设计方法和设计原则
| 2018-1-6 16:34 | 显示全部楼层
普及一下FPGA知识也不错。
 楼主 | 2018-1-16 17:18 | 显示全部楼层
首先要学习C语言基础,就相当于80%会单片机了,因为现在所有8/16/32位(51系列,MSP430系列,ARM系列)都是使用C语言
| 2018-1-17 13:58 | 显示全部楼层
需要学习VHDL,或者VerilogHDL编程语言。
一些术语需要大概知道点。
最重要的还是数字电路知识,时序的概念
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式
我要创建版块 申请成为版主

论坛热帖

关闭

热门推荐上一条 /1 下一条

快速回复 返回顶部 返回列表