搜索
分享 给大家推荐一款适合自己搞制作的免费EDA,立创EDA
1071756994 2018-1-5 16:00
立创EDA是一款非常神奇非常有意思的一款在线EDA工具,立创EDA 亮点一:终身免费 既然是自己搞制作,版权要考虑,还要中小企业也大多不重视这个问题。立创EDA没有版权问题, 彻底解决了大部分国人使用EDA的版权风险。而且团队会持续维护更新,更新版本很快。 亮点二:国产奇迹! 没错,立创EDA的团队就 ...
22 次阅读|0 个评论
分享 给大家推荐立创EDA,一款实用免费的EDA工具
1071756994 2018-1-5 14:50
立创EDA是一款非常神奇非常有意思的一款在线EDA工具,立创EDA 亮点一:终身免费 立创EDA没有版权问题, 彻底解决了大部分国人使用EDA的版权风险。而且团队会持续维护更新,更新版本很快。 亮点二:国产奇迹! 没错,立创EDA的团队就是easyeda,当时这款软件做的是海外市场, 用户已经覆盖全球一百九 ...
867 次阅读|0 个评论
分享 FPGA点亮led的艰难旅程
guxiangguo 2017-9-3 15:39
一直听说FPGA是一个很牛逼的器件,正好最近朋友辞职去武汉了,将不用的alteration Cyclone iv系列的FPGA开发板送给了我,乘此机会正好研究一下。 刚开始我认为应该和cortex-m3内核arm(之前一直在做STM32的软件开发工作)开发过程差不多,所以加网上找了一些该开发板的资料,需要使用的软件等等。经过一周的努力终于 ...
76 次阅读|0 个评论
分享 4k图像分割技术(4)
52228254 2017-8-22 19:00
4k图像分割技术(4)
为什么要进行4k图像分割? 4K图像来自HDMI传输,当输入源为4K50P/60P时,HDMI输入输入数据速率达到18Gbps,实际的有效数据也在8G多,如果想要将如此大的数据对其它设备传输,需要一个快速的传输方式,会对fpga或者硬件设计人员造成较大的困扰。 如果对4K图像进行分割,则传输4K图像数据时,可以用多条低速的传输线路代替一 ...
70 次阅读|0 个评论
分享 transceiver 接收和发送重配调试(3)
52228254 2017-8-21 22:34
transceiver 接收和发送重配调试(3)
这里首先说下什么是重配,其次阐述为什么要进行重配。 解答: 在fpga的高速收发器的使用过程在最开始的配置页面常常需要确定此收发器的接收或发送速率,收发器的参考时钟,往往当参数固定后,在后续的应用过程中会在此设定的速率下工作,但是当外部输入的速率发生变化时,此时已经配置好的收发器的速率就不能正常的接 ...
76 次阅读|0 个评论
分享 错误收集
新的小白 2017-8-8 11:57
ERROR:Xst:2035 - Port clk has illegal connections. This port is connected to an input buffer and other components. 选中synthesize,然后process-properties-Xilinx Specific Options,把add I/O buffer 的勾去掉。 然而..最根本的问题是我写错了顶层模块里always的时钟,这样导致原始时钟clk既作为pll的输 ...
44 次阅读|0 个评论
分享 使用Emeditor编辑HDL的简易设置
新的小白 2017-8-7 00:21
使用Emeditor编辑HDL的简易设置
Emeditor是轻便但功能丰富的编辑器,但是从官网下载的并没有自带HDL语法库(版本17.0.2),需要从官网另外下载语法文件。 例如搜索verilog会出现如下图所示的文件。 下载了.esy文件后,工具-选择配置-定义配置 新建-使用默认配置-给语法起个名 然后点击属性进行修改 取消勾选使用默认关键词, ...
43 次阅读|0 个评论
分享 ise14.7环境下spartan-6的9K Block RAM问题的解决
新的小白 2017-8-1 19:04
ise14.7环境下spartan-6的9K Block RAM问题的解决
如图所示添加一条map指令convert_bram8,Xilinx对此有详细的官方说明
55 次阅读|0 个评论
分享 vga
胡斯哲 2017-7-22 21:58
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Module Name: vga_test // ////////////////////////////////////////////////////////////////////////////////// module vga_test( input fpga_gclk, output vga_hs, outp ...
64 次阅读|0 个评论
分享 再次在下载器驱动上翻车,这次是vivado
新的小白 2017-7-20 10:19
折腾了两天都没把bit用jtag方式下载进basys3去 驱动在这里 装一下就好 \Vivado\2015.2\data\xicom\cable_drivers\nt\digilent\install_digilent.exe
9375 次阅读|0 个评论
返回顶部