搜索
商业化5G:如何使用标准和测试成功
朗锐智科 2018-11-27 09:10
5G 时代如此接近,以至于一些优秀的前锋思想家已经开始展望 6G 。 今年早些时候,互联网工程任务组( IETF )正在热切期待的更新中发布了规定 5G 系统如何工作和互操作的标准。新的电信标准为那些计划开发,构建或利用 5G 技术的人扫清障碍。 剩下的就是把理论转化为商业部署 ...
35 次阅读|0 个评论
网上搜索得到的USB复位帖
指针函数的指针 2018-11-15 17:02
https://blog.csdn.net/u014135607/article/details/80411855
50 次阅读|0 个评论
XILINX FPGA开发板
freefpgacom 2018-11-7 08:47
物理尺寸:262.53mm×111.1mm 1.XILINX FPGA: :XCVU9P-2**A2104I 2. 时钟系统: 1路50M单端有源晶振时钟 2路125M差分有源晶振时钟 1片可定制时钟芯片,各输出4路差分时钟。 1片可编程时钟芯片Si570备用 CPLD上1片100M差分时钟 3.板载存储器: 4个独立的DDR4 LRDIMM插槽,每个插槽最高可支持到64GB 266 ...
61 次阅读|0 个评论
STM32F303 ADC使用问题小结
jackliu999 2018-11-1 11:34
1、AD采样不准确,当信号输入30mV时,AD采样值为0; 解决: 1) 使用AD校准函数 HAL_ADCEx_Calibration_Start(AdcHandle); 在DMA启动之前校准 2)降低ADC时钟频率;(现 ...
75 次阅读|0 个评论
FPGA 数据加速卡
freefpgacom 2018-11-1 10:13
硬件参数: ◆ FPGA:Altera Stratix? V GX FPGA 5SGXMA9N2F45C2N ◆ FPGA的配置: 1. 板载USB Blaster下载线或者JTAG口 2. 基于MAXII CPLD和并行FLASH的Fast passive parallel(FPPx32)配置 ◆ 时钟系统: 1. 一路有源晶振时钟 2. 两片可定制时钟芯片IDT ...
71 次阅读|0 个评论
Altera Arria 10 FPGA硬件加速平台
freefpgacom 2018-11-1 10:12
Arria 10 FPGA 硬件加速平台提供了大容量 / 高带宽的内存,双路8通道超低延迟的通信传输接口 ,是理想的数据加速平台和应用加速硬件解决方案。 平台采用的Arria? 10 FPGA速度等级的 收发器最高传输速度达到 14.2 Gbps , 2个外部超低延迟的 56G QSFP + 模块,2个8通道高速互连扩展接口, 使客户 ...
57 次阅读|0 个评论
iTOP-4412开发板-Ubuntu系统编译
电子达人2011 2018-10-30 14:19
本文档介绍的是在 MiniLinux 系统环境下iTOP-4418开发板和6818开发板的GPS实验调试步骤。给 用户提供了“iTOP-4418-MiniLinux-GPS_V1.0.zip”压缩包,即 GPS 实验 C 程序源码。 利用 GPS 定位卫星,在全球范围内实时进行定位、导航的系统,称为全球卫星定位系 统,简称 GPS。GPS 是由美国国防部研 ...
61 次阅读|0 个评论

本页有 3 篇日志因作者的隐私设置或未通过审核而隐藏

返回顶部