收起/展开

FPGA/CPLD 今日: 1|主题: 11856|帖子: 98973 收藏本版 (112) |订阅

扫一扫
加21ic官方微信
交流、分享FPGA及PLD等可编程逻辑技术设计经验
分数 作者/时间 最后发表
[FPGA] Actel LVDS通信 0139 50 刘永存 2017-8-27 刘永存 2017-8-27 16:32
求大神帮忙写个VHDL程序 新人帖 0113 50 Aomine 2017-4-21 Aomine 2017-4-21 14:53
[Quartus] nois2中预定义组件的HDL代码能否查看? 097 50 yangwenguan 2017-4-13 yangwenguan 2017-4-13 12:38
FPGA实现A/D接口 1234 30 hktkyyz 2017-3-6 玄德 2017-3-9 17:02
[FPGA] FPGA程序解读 2286 30 281110040 2017-2-8 281110040 2017-2-14 11:11
[FPGA] FPGA如何实现可编程 新人帖 2323 50 clearlovecolor 2016-8-26 clearlovecolor 2016-8-29 16:57
[FPGA] FPGA UART写FIFO错误 attach_img 1224 50 sysuzhiyang 2016-8-25 liwenz 2016-8-27 11:22
[FPGA] ZYNQ7000 AXI总线的MIG能跑到多高的吞吐量 0330 50 g47603690 2016-8-17 g47603690 2016-8-17 19:15
[CPLD] EPM706STC100-10可以 通过USB-BLASTER II下载线实现 command line 下载.pof文件? 新人帖 0217 40 794161756 2016-5-24 794161756 2016-5-24 15:34
[FPGA] 开发板求助 谢谢大家了 0209 50 sharpchang 2016-4-24 sharpchang 2016-4-24 21:59
[FPGA] Nios自定义IP核问题 1442 40 sl_lovearm 2015-12-31 紫藤遐想 2016-1-1 13:57
[CPLD] ATF1504AS,Found wrong device(s) in hardware 新人帖 0241 50 13123124 2015-12-23 13123124 2015-12-23 08:36
[FPGA] Altera Stratix3 LVDS IO 0324 30 lbr_gao 2015-11-3 lbr_gao 2015-11-3 14:57
[verilog] EPM570上实现的并行总线数据收发,遇到的奇怪问题,求助! 新人帖 attachment 5258 30 circle900617 2015-9-28 charrijon 2015-9-30 11:59
[FPGA] 新手求救,麻烦来个大神帮我看看RAM的读写 attach_img 1221 50 小边 2015-9-22 小边 2015-9-22 10:04
[FPGA] 谁知道这块开发板 attach_img 1376 50 dave1zhang 2015-9-2 dave1zhang 2015-9-2 10:42
[FPGA] 求助:vivado下用ILA调试PL端逻辑问题 新人帖 attach_img 74995 50 swiss 2015-7-30 flymebird 2017-10-21 20:56
[FPGA] 求教大神!xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 新人帖 0374 50 scratdqy 2015-7-28 scratdqy 2015-7-28 18:42
单片机如何用FPGA拓展端口?? 2329 50 nrhhzz 2015-5-11 ar_dong 2015-5-16 18:23
[FPGA] modelsim时序仿真问题 2486 50 k200zhuangzi 2014-11-22 k200zhuangzi 2014-11-24 14:35
[FPGA] altera的板子JTAG不能烧程序 4557 50 ligongxiaobie 2014-10-30 wjddyj 2014-11-3 21:28
altera的板子JTAG不能烧程序 0372 50 ligongxiaobie 2014-10-30 ligongxiaobie 2014-10-30 16:16
NIOS2软件下载的时候时常出现找不到system ID的原因是什么 attach_img 0713 30 a2582006460 2014-8-31 a2582006460 2014-8-31 14:06
modesim仿真总是出错 attach_img 0562 50 michealw 2014-8-21 michealw 2014-8-21 08:31
[CPLD] cpld的IO寄存器输出不正常 15613 30 zyq131421 2014-8-5 zyq131421 2014-8-5 13:42
[verilog] DDR3功能仿真初始化失败 31050 50 simonjason 2014-8-1 snoobby 2016-1-27 22:21
我脸皮厚点,谁做过FPGA控制GPS模块通讯 Verilog的 11919 50 许世霞 2014-7-22 doujiang 2014-8-1 15:21
[FPGA] 求大师设计一个计时器 1619 40 磊哥来了 2014-6-29 andous 2014-7-4 17:20
zedboard上通过USB与PC机通信 3617 50 千山万水js 2014-3-27 rongzhai 2014-10-30 20:27
[FPGA] Spartan6实现高速串口求扫盲 4729 50 joychou 2014-3-19 hjz07091982 2014-3-26 22:58
下一页 »

快速发帖

还可输入 80 个字符
主题悬赏分数: 您可使用的分数范围是:0-50
您需要登录后才可以发帖 登录 | 注册 手机登录

本版积分规则

*滑动验证:

关闭

热门推荐上一条 /2 下一条

分享 返回顶部 返回首页