今日: 10|主题: 12622|帖子: 105020 收藏本版 (150)
作者/时间 最后发表
[FPGA] 生成Qsys系统之后,没有reset输入口? attach_img 0 291 zpccx 2017-9-6 zpccx 2017-9-6 10:47
[FPGA] 请问FPGA怎么实现灰度积分投影 新人帖 0 367 alibeccio 2017-9-4 alibeccio 2017-9-4 10:42
microblaze 中断求助 0 438 yuxhuitx 2017-8-31 yuxhuitx 2017-8-31 13:28
[FPGA] FPGA配套的AD板接头问题 0 311 liu_yi_xf 2017-8-30 liu_yi_xf 2017-8-30 14:36
[FPGA] 设计工程师,为何要用FPGA创下一代新爆品 0 479 嵌入式技术 2017-8-28 嵌入式技术 2017-8-28 11:32
[FPGA] Actel LVDS通信 0 353 刘永存 2017-8-27 刘永存 2017-8-27 16:32
[FPGA] FT232H的同步FIFO模式 0 642 meper 2017-8-24 meper 2017-8-24 22:05
[FPGA] 数据采集采样点之间差值异常波动 attach_img 0 257 hpufly 2017-8-24 hpufly 2017-8-24 16:39
[FPGA] transceiver 接收和发送重配调试 0 242 52228254 2017-8-21 52228254 2017-8-21 22:58
[VHDL] 分享一个基于IP核生成频率可调正弦波调试过程可能遇到的... 0 345 duozhanguo 2017-8-15 duozhanguo 2017-8-15 17:13
FPGA的学习流程 0 404 qingxiao 2017-8-8 qingxiao 2017-8-8 16:57
[FPGA] 基于FPGA的verilog万年历程序_万年历设计_明德扬资料 attachment 0 532 mdykj33 2017-8-3 mdykj33 2017-8-3 15:50
FFT至简设计法实现法_FFT算法_蝶形运算_fpga attachment 0 434 mdykj33 2017-8-3 mdykj33 2017-8-3 15:48
[FPGA] FTR滤波器_滤波器原理_有限脉冲响应滤波器_明德扬fpga attachment 0 314 mdykj33 2017-8-3 mdykj33 2017-8-3 15:46
Verilog 编写的基于VGA的动画图像显示_fpga的VGA接口设计 attachment 0 824 mdykj33 2017-8-3 mdykj33 2017-8-3 15:45
基于FPGA的VGA显示矩形框_VGA接口设计_VGA信号处理_明德扬资料 attachment 0 290 mdykj33 2017-8-3 mdykj33 2017-8-3 15:44
[FPGA] 按键消抖的原理和基于fpga的消抖设计_明德扬资料 attachment 0 385 mdykj33 2017-8-3 mdykj33 2017-8-3 15:37
基于FPGA的篮球倒计时的设计和实现_FPGA倒计时模块应用_明... attachment 0 347 mdykj33 2017-8-3 mdykj33 2017-8-3 15:32
新手求教,这个报错怎么改。VHDL实现2FSK调制, attach_img 0 258 淡然处世 2017-7-28 淡然处世 2017-7-28 15:54
[FPGA] 有熟悉spider反射内存卡的应用 吗? 0 269 zhongxon 2017-7-27 zhongxon 2017-7-27 17:22
[FPGA] Z-turn Board精简版Z-turn Lite 0 446 armcn 2017-7-25 armcn 2017-7-25 14:39
[FPGA] FPGA优秀代码 attach_img 0 464 chunfen2634 2017-7-21 chunfen2634 2017-7-21 10:27
[verilog] 初学者,一位全加器实现 attach_img 0 656 淡然处世 2017-7-20 淡然处世 2017-7-20 09:26
[CPLD] isplever classic2.0用原理图输入怎么定义管脚 1 434 xiong2088 2017-7-20 zhujianliang 2019-6-24 23:23
[FPGA] 外面夏日炎炎,都挡不住我学习fpga的热情 attach_img 0 266 guyu_1 2017-7-19 guyu_1 2017-7-19 17:13
请教VIVADO 如何将32位数据拆分送两个16位乘法器 attach_img 0 542 gongcsf 2017-7-19 gongcsf 2017-7-19 14:58
[VHDL] 怎么指定组合逻辑门的分布方式 attach_img 0 330 MakeBetter 2017-7-19 MakeBetter 2017-7-19 11:52
[FPGA] OPENCV系列(10)—— 距离变换与分水岭变换 0 419 feihufuture 2017-7-19 feihufuture 2017-7-19 09:57
[FPGA] 6槽双槽位PCIe扩展坞PCIe扩展箱 0 380 ziyoudianzi001 2017-7-18 ziyoudianzi001 2017-7-18 10:16
[FPGA] CBC模式下SM4的加密效率能不能赶上ECB模式? 0 692 machairodus 2017-7-11 machairodus 2017-7-11 10:53
[FPGA] 求大神指点,FPGA控制CY7C68013A,数据写入周期长 attach_img 0 342 我看看 2017-7-7 我看看 2017-7-7 14:50
[FPGA] 这里有最好的FPGA资料和器件物料 新人帖 0 431 penjun2008 2017-7-3 penjun2008 2017-7-3 14:59
[FPGA] 偏移约束-VIVADO、XPS与ISE区别 0 394 feihufuture 2017-6-27 feihufuture 2017-6-27 14:41
[FPGA] 【至简设计法】SCBB接口优化设计思路(免费下载学习) 0 286 guyu_1 2017-6-27 guyu_1 2017-6-27 10:25
[FPGA] ddr2读写需要控制哪些参数 0 287 胡斯哲 2017-6-26 胡斯哲 2017-6-26 11:20
[FPGA] ACTEL的FPGA开发环境如何搭建? 0 473 1273457925 2017-6-24 1273457925 2017-6-24 20:28
[FPGA] 现在主流CPU进行32位/32位除法运算一般是多少周期完成? 0 753 吾要单片机 2017-6-23 吾要单片机 2017-6-23 23:41
[FPGA] FPGA培训心得 0 424 原子弹001 2017-6-22 原子弹001 2017-6-22 09:49
新手问两个FPGA(XILINX)问题 attach_img 0 332 a1993s05d21 2017-6-22 a1993s05d21 2017-6-22 08:40
[FPGA] timescale是专门用于仿真的吗,不能综合吗 新人帖 0 499 ablitt 2017-6-21 ablitt 2017-6-21 16:46
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

新开版块:

新晋版主:

论坛热帖

关闭

热门推荐上一条 /6 下一条

在线客服 返回顶部 返回首页