FPGA/CPLD 今日: 1|主题: 11856|帖子: 98973 收藏本版 (112) |订阅

分数 作者/时间 最后发表
[FPGA] DSP FPGA 伺服系统技术方案 1164 2 q2512262471 2017-9-11 ggkkvv 2017-10-13 02:04
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载8:FPGA开发流程 attach_img 078 0 rousong1989 2017-10-12 rousong1989 2017-10-12 21:08
FPGA入门视频 新人帖 attach_img  ...2 381070 20 pan757920300 2016-8-27 15556999527 2017-10-12 20:25
[FPGA] vivado创建工程流程介绍 079 0 光阴时钟 2017-10-12 光阴时钟 2017-10-12 13:54
[FPGA] 学习使用vivado的HLS工具 attach_img 1152 0 光阴时钟 2017-10-11 gujiamao12345 2017-10-12 10:38
[FPGA] 这个latch我怎么也看不出来怎么产生的 新人帖 6220 0 CWBBest 2017-9-24 xiaoxudove 2017-10-12 09:06
[CPLD] 新手入门,请教一个LED的程序 新人帖 attach_img 5247 5 yorick06 2017-9-7 xiaoxudove 2017-10-11 16:51
quartus ii 没有modelsim能进行TESTBENCH仿真吗? 6162 10 小研究 2017-8-11 pang5bo 2017-10-11 16:09
晒晒双FPGA板 attach_img 12674 20 andous 2015-6-5 wanming2008 2017-10-11 14:08
[VHDL] 玩转VHDL008-格雷计数器 attach_img 1129 0 ucx 2017-10-10 ucx 2017-10-11 12:27
[FPGA] 示波器如何发出连续的数字信号 10198 20 小白咚 2017-10-6 小白咚 2017-10-10 10:11
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载7:FPGA应用领域 attach_img 093 0 rousong1989 2017-10-9 rousong1989 2017-10-9 18:58
[FPGA] DDR2 IP核输入时钟 新人帖 1138 0 哥哥有条龙 2017-10-8 feihufuture 2017-10-9 13:45
[FPGA] FPGA控制AD7606的时钟问题 2169 20 我看看 2017-10-5 BigTree2017 2017-10-9 13:44
[verilog] 新手求解释UART通信 7227 10 白胡子 2017-9-29 BigTree2017 2017-10-9 13:42
[FPGA] srio调用报错! 8321 0 gnr_zhao 2015-10-26 lvwy0704 2017-10-9 13:31
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载6:FPGA的优势在哪里 attach_img 1204 20 rousong1989 2017-10-7 原子弹001 2017-10-8 17:54
ISE出现xst 2033 error, port I is connected to GND怎么解决 93236 50 xjsxjtu 2012-9-2 叶桓筝 2017-10-7 20:20
[CPLD] CPLD 芯片 atf16v8 开发 新人帖 6389 20 jovew 2016-5-26 玄德 2017-10-6 14:04
[VHDL] 玩转VHDL007-FFT 5226 20 ucx 2017-10-6 ucx 2017-10-6 12:34
[VHDL] 玩转VHDL006-写编译器能懂的语句 076 20 ucx 2017-10-4 ucx 2017-10-4 18:41
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载3: FPGA、ARM和DSP attach_img 1154 0 rousong1989 2017-9-23 lvwy0704 2017-9-29 09:05
[FPGA] 硬件工程师有必要学FPGA吗? 9515 20 6688hyc 2017-9-6 6688hyc 2017-9-28 10:25
[FPGA] 特权同学全资料下载(包括电子书pdf) 0160 0 rousong1989 2017-9-27 rousong1989 2017-9-27 19:44
[VHDL] 玩转VHDL-005 Sin函数发生器 attach_img 3198 0 ucx 2017-9-21 ucx 2017-9-27 09:55
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL attach_img 078 20 rousong1989 2017-9-26 rousong1989 2017-9-26 21:10
[FPGA] FPGA入门实战 0154 20 xin58 2017-9-26 xin58 2017-9-26 16:08
[verilog] D触发器 0106 20 哎~呀 2017-9-24 哎~呀 2017-9-24 10:33
[FPGA] lattice Diamond license attachment 10170 0 通宵敲代码 2017-9-5 通宵敲代码 2017-9-23 13:31
[verilog] 直播写一个RISC-V IMC的CPU attach_img 7992 0 rgwan 2017-2-11 gaoyang9992006 2017-9-22 16:24
下一页 »

快速发帖

还可输入 80 个字符
主题悬赏分数: 您可使用的分数范围是:0-50
您需要登录后才可以发帖 登录 | 注册 手机登录

本版积分规则

*滑动验证:

关闭

热门推荐上一条 /2 下一条

分享 返回顶部 返回首页