FPGA/CPLD 今日: 8|主题: 12260|帖子: 101933 收藏本版 (130)

作者/时间 最后发表
有关100M系统时钟下赋值时序出错的问题 新人帖 attach_img 0 260 taoqingg 2018-8-23 taoqingg 2018-8-23 11:51
[FPGA] FPGA时序约束教程 FPGA时序教程 FPGA时序视频 明德扬视频 attach_img 1 341 goodbey155 2018-8-21 goodbey155 2018-8-21 16:08
[FPGA] 基于FPGA的存储解决方案——外部SRAM 10 705 英尚微电子 2017-8-16 英尚微电子 2018-8-20 10:44
[CPLD] EPM570最小系统构成 12 774 6688hyc 2018-1-4 ICerFPGA 2018-8-20 08:25
请教一个关于QUARTUS 13.1状态机设置的问题 新人帖 attach_img 0 166 张二雷 2018-8-18 张二雷 2018-8-18 19:57
[FPGA] 萌新求助如何FPGA将模拟信号正弦波转换成占空比百分之50的方波 5 532 gujiahui 2018-6-21 kasuo9353 2018-8-17 16:00
[FPGA] 找FPGA逻辑设计工程师!17k*14个月, 七险一金,5天7.5小时 4 1083 11726126726 2018-7-11 zxopen88 2018-8-17 11:36
ZYNQ 7Z020 5 521 mochou 2018-5-8 zhangmangui 2018-8-16 20:29
[CPLD] epm240读取固件 反编译 5 646 miaoxingren 2018-2-26 ICerFPGA 2018-8-16 09:04
[FPGA] 求XC6SLX9参考原理图 5 2377 113236391 2014-7-15 不爱说话 2018-8-15 15:15
[verilog] signaltap II综合assign语句的问题 3 277 平漂流 2018-8-10 平漂流 2018-8-13 23:22
[FPGA] 基于FPGA的信号处理教程 0 291 明德扬fpga 2018-8-13 明德扬fpga 2018-8-13 11:06
[FPGA] 基于fpga的信号与处理视频 0 293 明德扬fpga 2018-8-9 明德扬fpga 2018-8-9 21:34
[VHDL] 怎样理解下面的if嵌套语句 2 401 sunboy25 2018-7-10 sunboy25 2018-8-9 13:41
[verilog] 各位大神有使用verilog实现RS485总线通信或者hub集线器的么,相关的资料也可~ 新人帖 4 610 诺坎普奇迹 2018-3-19 玄德 2018-8-9 11:48
[verilog] 初学者请大家帮忙看看这段代码到底错在哪儿了?找了一..... 新人帖 attach_img 0 298 denglihai 2018-8-8 denglihai 2018-8-8 16:20
[CPLD] 有谁有maxv的晶振电路设计方面的资料 0 195 sunboy25 2018-8-8 sunboy25 2018-8-8 11:45
[FPGA] 请问Libero怎么安装失败啊 attach_img 4 301 混子黄 2018-8-8 混子黄 2018-8-8 10:04
[FPGA] 同步fifo的读写使能问题 attach_img 0 163 平漂流 2018-8-8 平漂流 2018-8-8 09:05
代码功能仿真正确,但在板上不行,是不是时序的问题? 4 309 cyberbill 2018-8-5 ococ 2018-8-7 09:15
FPGA会用到外置SRAM吗? 5 446 marshal234 2018-7-31 英尚微电子 2018-8-6 17:30
[verilog] 有偿求帮忙调试一个后仿 新人帖 7 559 tiqiunanhai 2018-5-30 tiqiunanhai 2018-8-5 21:14
[CPLD] 编译警告的问题 attachment 1 161 Cjy_JDxy 2018-5-20 xushuo888 2018-8-4 09:48
[FPGA] 转FPGA FAE ,请问各位技术面试主要面哪些内容 0 258 jacksaon8966 2018-8-4 jacksaon8966 2018-8-4 08:56
[FPGA] 用FPGA能产生1nS脉冲吗? 新人帖 9 1369 johnzdeng123 2018-3-5 钻研的鱼 2018-8-3 20:46
[FPGA] 现在想要安装ACTEL的libero11.8是不是只能用64位系统了。 0 192 混子黄 2018-8-3 混子黄 2018-8-3 14:38
[FPGA] FPGA驱动HT1621的问题 attachment 2 271 Cjy_JDxy 2018-5-11 Cjy_JDxy 2018-8-3 08:06
[FPGA] 两条DDR2怎样组成32bit数据读写 新人帖 0 256 leonfpga 2018-8-1 leonfpga 2018-8-1 23:10
晒晒双FPGA板 attach_img 15 993 andous 2015-6-5 andous 2018-8-1 22:29
[FPGA] FPGA 新人帖 0 241 yjw落英 2018-8-1 yjw落英 2018-8-1 10:12
[FPGA] Vivado HLS无法创建工程 1 373 azzzztec 2018-7-28 zhangmangui 2018-7-31 20:10
[FPGA] 收外包项目(硬件、FPGA、上位机等) 新人帖 0 322 JimsonChen 2018-7-31 JimsonChen 2018-7-31 11:41
[FPGA] 如何看懂别人的代码 1 287 明德扬科技 2018-7-20 shandongtou 2018-7-31 10:38
[FPGA] 参数宏定义不懂 新人帖 0 215 frankykin 2018-7-29 frankykin 2018-7-29 17:34
[verilog] 请教一下Verilog数据处理问题 1 294 ruiyang89 2018-7-21 chym129 2018-7-28 19:06
[verilog] ADC数字校准中,在testbench可以用小数分数的形式用于计算? 新人帖 0 233 muxiaona 2018-7-28 muxiaona 2018-7-28 08:05
[FPGA] 学fpga有出路么? 新人帖 15 966 hughzhao1780 2018-5-13 雪山飞狐D 2018-7-27 10:58
[verilog] 一个初学者简单的语句 新人帖 2 382 ssssoner 2018-7-26 爱上0在路上 2018-7-27 08:44
impact烧录cpld程序,勾选read protect和write protect有什么后果? attach_img 3 374 lf123456 2017-5-24 奔跑Robin 2018-7-26 18:27
[verilog] 直播写一个RISC-V IMC的CPU attach_img 9 4067 rgwan 2017-2-11 lizhen5754 2018-7-23 14:56
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

我要发帖 我要创建版块 申请成为版主

新开版块:

IC产业论坛

新晋版主:

论坛热帖

关闭

热门推荐上一条 /1 下一条

返回顶部 返回首页