【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 0|主题: 7586|帖子: 42639 收藏 (42)
版块主题
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2024-1-5 21:25 211 164140
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2023-12-24 20:10 204 154214
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 87260
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2020-11-24 08:53 156 148341
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 31010
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 86806
[multisim] 电路仿真软件NI.MULTISIM11.0专业**版共享下载 attachment  ...234
2024-3-13 14:10 76 26622
[multisim] Multisim10计算机仿真在电子电路设计中的应用 attachment
2024-3-13 13:31 19 1687
[multisim] Multisim10教程 attachment
2024-3-13 13:14 3 413
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img New
2024-3-13 10:17 0 28
[protel] Altium Designer实战攻略与高速PCB设计 电子版书籍 新人帖  ...2
2024-3-12 20:17 38 10897
OrCAD pspice模拟结果明显错误,什么情况。 attach_img
2024-3-10 21:54 0 28
[protel] 如何使用TARGET3001!做四层电路板(附:操作步骤) attach_img
2024-3-5 10:10 0 28
[FPGA] Altera FPGA CPLD设计(高级篇) attachment
2024-3-1 10:13 3 1644
[cadence] 小哥PCB系列教程一起来学Cadence Allegro高速PCB设计(视频+资料 attach_img
2024-2-24 10:34 11 45074
[protel] TARGET3001!用法篇-如何将Altium文件导入到TARGET中 attach_img
2024-2-22 14:25 0 339
[protel] 干货-Altium Designer20 高效实用4层PCB视频课程+配套练习文件 新人帖 attachment  ...234
2024-2-21 10:32 78 28393
[Allegro] 请问ALLEGRO如何?谢谢 attach_img
2024-2-18 15:01 0 471
[Verilog HDL] 有限状态机
2024-1-29 21:59 0 1114
[protel] 串口调试工具 attachment
2024-1-29 21:58 0 808
[protel] CC2530+CC2592远距离模块资料 attachment
2024-1-29 21:57 0 794
[ISE] Modelsim安装与配置说明 attachment
2024-1-29 21:55 0 818
[ISE] Vivado库编译与设置说明 attachment
2024-1-29 21:55 0 805
[multisim] 编程图解入门教程 attachment
2024-1-29 21:54 0 834
这两个EDA软件一样吗?
2024-1-29 21:53 1 759
[protel] 探秘新一代电子EDA软件—TARGET 3001!值得一试!(附:安装说明)
2024-1-15 10:48 0 789
[Allegro] 关于allegro光绘文件时丝印层的问题? attach_img
2023-12-12 11:55 2 1663
[FPGA] 1.Idelay 如何添加? attach_img
2023-12-5 15:14 1 1086
[Verilog HDL] verilog基础——always、initial
2023-11-30 20:54 0 1099
[protel] Verilog中的运算符
2023-11-30 20:52 0 1110
[Verilog HDL] Verilog中“=”和“<=”的区别
2023-11-30 20:52 0 1069
[Verilog HDL] 一文带你了解verilog基础语法
2023-11-30 20:51 0 1099
[Verilog HDL] Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
2023-11-30 20:50 0 1096
[Verilog HDL] verilog 中! 与 ~ 的区别
2023-11-30 20:49 0 1103
[protel] Altium Designer 19使用问题之十三
2023-10-13 14:32 0 2369
[cadence] 小哥Cadence Allegro72讲速成视频完整版,Cadence Allegro16.6教程 attach_img
2023-10-13 14:31 6 13462
[protel] Altium Designer 铺铜设置 要怎么设置才能使得边边角角 更圆滑 就是钝角一样 不尖锐 灌铜... attach_img
2023-10-11 18:21 0 2298
[Verilog HDL] VCS 仿真报错,请大佬帮忙看看 新人帖 attach_img
2023-10-5 23:07 0 2334
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 attach_img
2023-9-1 16:06 1 4075
[Verilog HDL] Verilog几个这样的写法
2023-8-31 23:01 1 2428
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则