【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
收藏本版 (43)|订阅

今日: 0|主题: 7732|帖子: 43133

版块主题
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2025-6-17 17:01 215 199623
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 181791
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 188931
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 116791
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 56671
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 112970
[FPGA] 单片机C语言程序设计实训100例——基于8051 Proteus仿真 attachment
2025-9-6 10:14 0 1511
[FPGA] 太空人天气时钟 attachment
2025-9-6 10:12 0 1285
[FPGA] FPGA设计全流程 attachment
2025-8-30 22:21 33 2040
[cadence] allegro 16.5中文教程 attachment
2025-8-30 22:20 30 1933
[Verilog HDL] 基于NIOSII_IP核的VGA功能设计 attachment
2025-8-30 22:19 27 1884
[cadence] Cadence教程 attachment
2025-8-30 22:18 27 1848
[Allegro] Altium Designer规则及覆铜设计小技巧
2025-8-30 22:14 11 11572
[cadence] Cadence_Allegro16.5crack attachment
2025-8-30 21:47 26 1922
[Verilog HDL] 基于MicroBlaze的嵌入式系统设计 attachment
2025-8-30 21:05 0 1882
[FPGA] 采用 FPGA 实现视频和图像处理设计 attachment
2025-8-30 21:04 0 1882
[FPGA] ov7670 摄像头模块资料 attachment
2025-8-30 21:03 0 1868
[cadence] Cadence_SPB165_安装说明 attachment
2025-8-30 21:02 0 1852
[cadence] Cadence_Concept_HDL_Allegro原理图与PCB设计 attachment
2025-8-30 21:02 0 1875
[cadence] 小哥PCB系列教程一起来学Cadence Allegro高速PCB设计(视频+资料 attach_img
2025-8-28 18:19 15 67696
[cadence] 小哥Cadence Allegro72讲速成视频完整版,Cadence Allegro16.6教程 attach_img
2025-8-13 19:06 11 35170
[protel] 嘉立创EDA如何画FPC补强 attach_img
2025-8-9 09:39 1 5256
[FPGA] 硬件描述语言VHDL及其应用 attachment
2025-7-30 12:56 25 4411
[FPGA] Tsu_Tco约束方法 attachment  ...2
2025-7-30 12:53 31 4575
[Verilog HDL] 怎样用VHDL写TESTBENCH attachment
2025-7-30 12:51 27 4541
[FPGA] 基于FPGA的数字滤波系统 attachment
2025-7-30 12:48 40 4614
[Verilog HDL] Verilog HDL硬件描述语言 attachment
2025-7-30 10:18 22 4583
[FPGA] 使用Cyclone器件中的PLL attachment
2025-7-30 09:49 0 4296
[FPGA] VGA驱动与实现 attachment
2025-7-30 09:47 0 4301
[FPGA] FPGA的指导性原则 attachment
2025-7-30 09:47 0 4277
[Verilog HDL] 有限状态机的一种实现框架 attachment
2025-7-30 09:46 0 4309
[FPGA] 单片机程序的状态机模型 attachment
2025-7-30 09:45 0 4310
[FPGA] CAN控制器状态机的分析与实现 attachment
2025-7-30 09:44 0 4286
[Verilog HDL] EDA技术与VHDL attachment
2025-7-30 09:43 0 4292
[Allegro] Allegro封装生成器FPM0.08 attachment
2025-7-30 09:42 0 4193
入行十年!SMD&NSMD还傻傻分不清? attach_img
2025-7-16 11:59 0 5398
AD如何画FPC柔性电路板补强 attach_img
2025-7-16 11:27 3 18809
[cadence] 有关压敏电阻和放电管的Pspice仿真
2025-7-15 08:21 4 7758
[Verilog HDL] 基于Verilog HDL的数字系统应用设计 attachment  ...2
2025-6-26 17:20 26 9099
[FPGA] 14个经典DSP程序 attachment
2025-6-26 17:19 17 7012
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部