问答

汇集网友智慧，解决技术难题

+ 我要提问
21ic问答首页 - 萌新询问关于fpga管脚约束的问题

fpga引脚约束 FPGA 管脚 引脚 输入输出 板卡

萌新询问关于fpga管脚约束的问题

snail1803132021-04-10
本帖最后由 snail180313 于 2021-4-10 10:27 编辑

如题，目前在使用已有的项目和板卡进行fpga的入门学习。xilinx芯片，fpga+9054的板卡设计，ise环境。过程中发现verilog中涉及到的输入输出引脚，有一些引脚在.ucf文件中并未进行引脚约束。想询问一下未进行约束的输入输出信号的引脚配置是如何的。引脚电压标准是LVTTL。
回答 +关注 7
1422人浏览 2人回答问题 分享 举报
2 个回答

您需要登录后才可以回复 登录 | 注册

相关问题

本周活跃用户

问答专家