希望论坛大神回答，本人使用68013实时数据传输，FPGA产生数据到68013的fifo中，使用SLAVE fifo 模式，上位机是bulk 的异步读写，就是这样一段 inlen设置为4096
UCHAR *inContext = dlg->InEndpt->BeginDataXfer(inData,inlen,&inOvLap);
dlg->InEndpt->WaitForXfer(&inOvLap,TimeOut);
success = dlg->InEndpt->FinishDataXfer(inData,inlen, &inOvLap,inContext);
达到4096个数据写入一个内存中，但是当数据传输速度到达1MB/s（已经很慢了）就会出现丢包现象，可以发现68013的指示fifo满的标志会有效（FPGA中已经设置一个fifo作为缓存，当68013fifo满就不会往里写了），数据产生速度慢的话，就不会丢包了，请问这种要怎么提高传输速度啊 |
楼主
标题置顶
标题高亮
;){kind=link}