[FPGA] 【锆石科技】关于 Verilog HDL 语言的一些关键问题解惑

[复制链接]
楼主: 锆石科技
| 2016-12-22 10:41 | 显示全部楼层
给作者点赞,谢谢作者。
| 2016-12-23 10:38 | 显示全部楼层
正在学习中
| 2017-1-8 17:06 | 显示全部楼层
写的不错
| 2017-1-8 19:44 | 显示全部楼层
thanks for your sharing
| 2017-1-8 21:42 | 显示全部楼层
学习
| 2017-1-10 09:41 | 显示全部楼层
我来看看,希望有所帮助
| 2017-1-10 20:20 | 显示全部楼层
zhichi zhichi
| 2017-1-12 11:10 | 显示全部楼层
看看                     
| 2017-1-12 17:13 | 显示全部楼层
学习
| 2017-1-12 20:25 | 显示全部楼层
谢谢,学习一下
| 2017-1-13 00:03 | 显示全部楼层
看看,之前是出过一版吗?
| 2017-1-17 11:13 | 显示全部楼层
谢谢,看看
| 2017-1-17 16:24 | 显示全部楼层
感谢分享
| 2017-1-18 11:42 | 显示全部楼层
看看
| 2017-1-22 20:14 | 显示全部楼层
了解了解
| 2017-2-1 12:19 | 显示全部楼层
额外付付付风二二二二二二二二二二二二二二二二二二二二二二二
| 2017-2-2 08:48 | 显示全部楼层
谢谢分享
| 2017-2-2 15:12 | 显示全部楼层
see see
| 2017-2-8 11:11 | 显示全部楼层
学习学习
| 2017-2-9 22:13 | 显示全部楼层
hellofpga系列讲的很不错
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式
我要创建版块 申请成为版主

论坛热帖

关闭

热门推荐上一条 /5 下一条

快速回复 返回顶部 返回列表