发新帖我要提问
返回列表
[VHDL]

进位保留加法器怎样求和？？

[复制链接]
871|1
手机看帖
扫描二维码
随时随地手机跟帖
tastya|  楼主 | 2016-8-31 20:00 | 显示全部楼层 |阅读模式
加法器
  已经从进位保留加法器中得到了部分和与进位，，怎样再用一个加法器将它们加起来得到完整的和？？？

使用特权

评论回复 赏

相关下载

相关帖子
玄德| | 2016-9-1 09:45 | 显示全部楼层

这也用问？
也许没有表达清楚。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tastya

1

主题

1

帖子

0

粉丝