查看: 168|回复: 4
收起左侧

[MSP430] 新人关于MSP430F5529LP进行时钟配置与输出实验的疑问

[复制链接]

1

主题

3

帖子

9

积分

实习生

 楼主| 发表于 2017-4-20 18:55 | 显示全部楼层 |返回版面||阅读模式
本帖最后由 Eugeo 于 2017-4-20 18:57 编辑

昨天学习时钟模块的输出,使用430的时钟输出官方例程。用杜邦连接51开发版写的简易测频器。(图1,实验失败后已手动更改SMCLK源为DCO,前后结果没有区别,按照官方注释,正常结果是ACLK输出32K,SMCLK输出8Mhz,MCLK因为Launchpad里貌似没引出所以没有测试。虽说51测不到1MHz以上但是上限也应该没有32K那么低)。

实验中,通过杜邦线分别连接P2.2和P1.0到51外部中断1测频。但是ALK(REFO)和SMCLK(DCO)输出频率都大致都是REFO的32kHZ(图2,3)。测频计大致是没问题的,上面代码里把VLO作ACLK源的时候能正常测出来是9kHZ(图4,数据表里说明VLO也大致是9kHz),之前也试过对UCSCTL5的DIVS位进行操作(可能操作这个对输出没用?球大神解答),无论分多少频,SMCLK频率都固定在32k。430用的是原生的MSP4305529LP没有焊过任何东西。球懂的大佬解答一下,谢谢了。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
21ic公开课,21ic网友共同的学习圈子!学单片机、嵌入式、模拟、电源……就看这里 http://open.21ic.com 移步更多21ic独家微课:http://open.21ic.com/list/3/0/0

1

主题

3

帖子

9

积分

实习生

 楼主| 发表于 2017-4-21 01:14 | 显示全部楼层 |返回版面

无奈重新弄了几个小时,发现主要问题出在51测频计上。使用STC15内部的高频20M晶振以及写测频程序的时候通过将计数器分为高4位和低4位(10进制)进行储存,可以把频率测频范围扩大。之后再测以DCO为源的SMCLK时发现不再是32K了。
为了保证分频准确以及时钟源选择准确,在官方源码基础上事先进行相应位的清零。最终实现了正常的时钟输出()。
同时,对UCSCTL5的DIVS位和DIVA位操作均可以实现对ACLK和SMCLK的分频输出(如图,DCO进行16分频为65K,8分频后为130K左右,ALCK实验结果类似。对UCSCTL5操作可以影响输出频率)

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
21ic公开课,21ic网友共同的学习圈子!学单片机、嵌入式、模拟、电源……就看这里 http://open.21ic.com 移步更多21ic独家微课:http://open.21ic.com/list/3/0/0
      

524

主题

2万

帖子

8万

积分

版主

发表于 2017-4-21 08:10 | 显示全部楼层 |返回版面
问题解决了?
昵称:灰小子 业务QQ:1358611172
欢迎进入TI MCU论坛      21ic TI技术交流1群:61549143(已满),  21ic TI技术交流2群:311421422
提供免费的21ic下载频道资料下载服务

1

主题

3

帖子

9

积分

实习生

 楼主| 发表于 2017-4-21 08:43 | 显示全部楼层 |返回版面
dirtwillfly 发表于 2017-4-21 08:10
问题解决了?

大致上是解决了,是要结题吗?
21ic公开课,21ic网友共同的学习圈子!学单片机、嵌入式、模拟、电源……就看这里 http://open.21ic.com 移步更多21ic独家微课:http://open.21ic.com/list/3/0/0
      

524

主题

2万

帖子

8万

积分

版主

发表于 2017-4-21 09:21 | 显示全部楼层 |返回版面
Eugeo 发表于 2017-4-21 08:43
大致上是解决了,是要结题吗?

发帖24小时候才能结贴。结贴方法:http://bbs.21ic.com/icview-442857-1-1.html
昵称:灰小子 业务QQ:1358611172
欢迎进入TI MCU论坛      21ic TI技术交流1群:61549143(已满),  21ic TI技术交流2群:311421422
提供免费的21ic下载频道资料下载服务
您需要登录后才可以回帖 登录 | 注册

本版积分规则

分享 快速回复 返回顶部 返回列表