fpga管脚分配

2017-6-13 11:20

买了个altera fpga的开发板，我试着在quartus 13.1中自己新建关于ddr2的工程并分配管脚，结果管脚分配通不过！问技术支持说让在他们的工程基础上修改才行。我就想知道为什么自己分配管脚编译通不过而非得在开发板的工程基础上修改？我确认已经排除一些低级错误、

2017-6-13 19:26

因为DDR2的管脚一般都是一组一组必须匹配使用，你不用他的demo工程修改，因该尅在altera的器件手册中，查到哪些管脚是一组的（可以一DQS信号为参照，也就是一个DQS必须和一些它指定的管脚组成一组）

2017-6-14 09:20

在同一个硬件平台，我自己新建的工程，然后原样照搬demo的管脚分配，编译通不过，而demo能通过。