打印

RGMII接口的误码率问题

[复制链接]
4937|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jueju300|  楼主 | 2010-6-13 13:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
liuchao114| | 2010-6-13 16:19 | 只看该作者
可能是由两块盘的时钟不同源造成的,需要在设计中考虑跨时钟域的处理

使用特权

评论回复
板凳
jueju300|  楼主 | 2010-6-13 16:51 | 只看该作者
两块板间使用网线连接,即使因每次网线连接造成了接收时钟相位不同(发送时钟和数据由PFGA提供一直未变,所以发送忽略),那千兆PHY RGMII接收端的时钟和数据也是相关联的。FPGA上也是用接收时钟去解接收数据,怎么会出问题呢?问题是用板上的两个千兆端口回环测试,每次网线插拔后数据都不会连续出错。问题是出在两块板上的PHY时钟不同,连接后握手的传输差异造成的?是phy芯片的硬件性能问题?因为时钟已经到了125M 并且是DDR数据,仅从示波器上已经无法准确判断时钟与数据的对应关系。即使是调整时钟的延时也只能是测试。

使用特权

评论回复
地板
drentsi| | 2010-6-13 17:09 | 只看该作者
时钟漂移的问题,因接口是DDR的,收到的SFD可能被采样到上升沿去了,正常情况下应该在下降沿
如果你测试的对端跑100M不丢数据,而跑1000M丢数据,多半是这个问题

使用特权

评论回复
5
liuchao114| | 2010-6-15 22:26 | 只看该作者
不知道楼主解决问题没有,以我的经验,如果自环测试正常,可能还是和逻辑关系大一点,不知道你的时钟方案和测试方法具体是怎么样的,不过源同步接口不一定不用考虑跨时钟域的问题,要看你是怎么把接收包转成发送包的,建议还是看你的设计中会不会存在类似滑码的问题,还可以用以太网表测单方向的数据通道是否正常,以此来确定问题原因,预祝你成功:)

使用特权

评论回复
6
钻研的鱼| | 2010-6-19 11:48 | 只看该作者
没做过这方面的东西,查查信号完整性,看看眼图。高速信号对线缆要求比较高

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

7

主题

141

帖子

0

粉丝