发新帖我要提问
返回列表
打印

EPM3128隔离输入干扰

[复制链接]
1512|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
niceeagle1|  楼主 | 2010-6-16 10:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
隔离, pi, CPLD, spi, PLD
我用EPM3128做PLC的扩展IO，采用SPI方式和主PLC的总线（SPI MASTER）连接，
时钟也是用的SPI MASTER的，外部输入通过光耦隔离后接到CPLD输入管脚，如图，7脚是连接到地的；当从光耦输入侧将1脚接地时，此板能正常工作；如果用金属在内部短接7与8，则偶尔会导致此CPLD的SPI输出异常数据（CPLD内部固定传输给PLC的数据发生了变化），且异常只出现在短接瞬间，请问是否需要将光耦的8脚信号通过一级驱动，如74LVC14给CPLD才能正常啊

sch.jpg (222.65 KB )

sch.jpg

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

niceeagle1

0

主题

2

帖子

1

粉丝