[疑难问答]

时钟芯片的问题

[复制链接]
1471|10
手机看帖
扫描二维码
随时随地手机跟帖
jimoxinl|  楼主 | 2010-6-17 21:53 | 显示全部楼层 |阅读模式
DS1302的通信接口由三个口线组成,RST,SCLK,I/O.
无论是哪种同步通信类型的串行接口,都对时钟信号敏感,而且一般数据写入有效实在上升沿,读出有效是在下降沿

这句话什么意思呢?琢磨了很久还是不明白
lpydidi| | 2010-6-17 22:26 | 显示全部楼层
怎么觉得上下不关联呢

使用特权

评论回复
guita| | 2010-6-17 22:37 | 显示全部楼层
没看懂~~~

使用特权

评论回复
jimoxinl|  楼主 | 2010-6-18 12:18 | 显示全部楼层
我也是没领会了这话的意思,好像和后面的编程有关系,所以想弄明白

使用特权

评论回复
David_ming| | 2010-6-18 17:58 | 显示全部楼层
就是在你送数据到IC内部时,IC内部的锁存器是上升沿锁存数据,而你读数据的时候,是下降沿才会触发内部的触发器移位一个bit

使用特权

评论回复
麻辣鸭脖子| | 2010-6-18 23:23 | 显示全部楼层
David_ming解释得挺好的

使用特权

评论回复
qfengbj| | 2010-6-19 22:00 | 显示全部楼层
一般数据写入有效是在上升沿,读出有效是在下降沿,哪里不明白了?

使用特权

评论回复
laslison| | 2010-6-21 11:45 | 显示全部楼层
就是在RST=1的前提下,由SCLK控制I/O口数据什么时候进来或出去.

使用特权

评论回复
迟来圣手| | 2010-6-23 12:50 | 显示全部楼层
上海复旦微2.760 0.000%进入

使用特权

评论回复
牙牙上有菜| | 2010-6-23 18:51 | 显示全部楼层
上海复旦微2.760 0.000%进入

使用特权

评论回复
yidou| | 2010-6-23 21:19 | 显示全部楼层
楼上发的是什么啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

97

帖子

1

粉丝