两个器件共用I2C,通讯电平被拉低

[复制链接]
1891|9
手机看帖
扫描二维码
随时随地手机跟帖
dirtwillfly| | 2017-7-6 23:06 | 显示全部楼层
你是不是没接上拉电阻?

使用特权

评论回复
模拟粉|  楼主 | 2017-7-6 23:15 | 显示全部楼层
dirtwillfly 发表于 2017-7-6 23:06
你是不是没接上拉电阻?

在靠近cpu那端接了

使用特权

评论回复
chunyang| | 2017-7-6 23:21 | 显示全部楼层
这个跟芯片的设计有关,掉电后成纯负载了,那么就应该通电。如果功耗过高,可以考虑找功耗低的代替。

使用特权

评论回复
songchenping| | 2017-7-7 09:24 | 显示全部楼层
断电后内部结构就变了。不是IIC了。

使用特权

评论回复
redleaves| | 2017-7-7 09:31 | 显示全部楼层
电源断开后芯片端口的ESD保护二极管(上)导通了,使得电平被拉低。

省电应该通过使芯片进入低功耗模式实现,或者在电源断开的同时用继电器/模拟开关将相关受影响的端口断开。

使用特权

评论回复
jjjyufan| | 2017-7-7 10:21 | 显示全部楼层
要么 加个模拟开关 把数据线也断开
要么 2路IIC

使用特权

评论回复
要掉电的IC用两只mos进行SDA和SCK的隔离就解决了,

使用特权

评论回复
yanwen217| | 2017-7-9 11:10 | 显示全部楼层
6楼分析到根源了,加个模拟开关切开吧

使用特权

评论回复
kaisa0826| | 2017-7-11 08:45 | 显示全部楼层
mos做电平转换可以试一下,会不会解决这个问题,没有仔细想过

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

32

主题

203

帖子

0

粉丝