[FPGA] verilog和vhdl Testbench编程指南

[复制链接]
195|1
 楼主 | 2017-7-7 08:58 | 显示全部楼层 |阅读模式
verilog和vhdl Testbench编程指南,比较全面的介绍了2中语言的激励编写,最后还有LATTICE 仿真流程,共40页,很值得一看,有图

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册 手机登录

x
| 2017-11-6 15:01 | 显示全部楼层
喜欢
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册 手机登录

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册 手机登录
高级模式

论坛热帖

关闭

热门推荐上一条 /4 下一条

分享 快速回复 返回顶部 返回列表