查看: 134|回复: 2
收起左侧

从独特的角度来说DDS和PLL

[复制链接]

29

主题

109

帖子

321

积分

资深技术员

 楼主| 发表于 2017-7-17 15:07 | 显示全部楼层 |返回版面||阅读模式
本帖最后由 uu5001 于 2017-7-17 15:10 编辑

逛ADI社区的时候,看到两篇博客,讲的是DDS和PLL,觉得挺有意思的,搬过来,大家一起学习下


以下内容来自:https://ezchina.analog.com/thread/16410

您是否曾经因为没有六角扳手而犯难,最后试着使用平头螺丝刀来拧紧六角螺栓?它也能凑合着用,但想必您更希望使用合适的工具来完成工作吧?

好,如果您需要合成一个正弦信号,那么了解一点直接数字式频率合成器(Direct Digital Synthesizer,DDS)会有助于您确定最佳解决方案哦~

多数工程师在求学时接触过锁相环(PLL),但DDS不是普遍教授的内容。似乎值得在博客里谈谈。

首先我想就二者的比较优势做一番评论——它们在您的工具箱里均有“一席之地”。下表可作为一个简便的参考:

价格、功耗这几个比较项目想必不需要再做澄清说明,但其余几项相对来说则不那么常见哦~

  • 频率分辨率
您想要一个特定频率的信号,您需要它与确切的频率有多接近?分辨率越高,您便越能接近所需要的频率。


  • 频率捷变性
很多应用只需要一个稳定的输出频率,但有些应用需要在不同频率之间跳跃,还有些应用需要看到一个慢速变化的频率——后面的这些应用需要捷变频率合成器。

  • 相位/幅度分辨率与捷变性
与上述“频率分辨率与捷变性”相同,不过适用于信号的相位或幅度。

  • 你宽频谱纯度
下图作出了简单直观的说明。虽然不是一一对应的比较,但它显示了我要谈到的内容——相比于PLL,DDS的输出频率中有更多(且更大)的频率杂散。可以采取一些措施来解决这个问题。
基于PLL的设计示例(摘自AD9510数据手册)


基于DDS的设计示例(在实验室利用AD9911测得的数据)


  • 频率上变频
两种方法均要求您馈入一个给定频率的参考信号,但如果您试图合成的频率高于此参考频率,那么就是上变频。

公平地说,并没有什么固定规则,表中几乎每一行都有一些微妙之处。这些微妙之处你们想了解吗?JLKeip的下篇博客将深入探讨,敬请期待~


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册 手机登录

x

29

主题

109

帖子

321

积分

资深技术员

 楼主| 发表于 2017-7-17 15:11 | 显示全部楼层 |返回版面
第二篇博客:https://ezchina.analog.com/thread/16445


这里先谈谈我认为更适合DDS的一些特点。

频率分辨率
这里有几点细微差别…
有一款DDS运行速度为400 MSPS,使用48位调谐字(AD9956),由此得到的调谐分辨率不低于1.42 µHz,不错,其单位是微赫兹。标准PLL的分辨率受限于环路中分频器的深度,比这要差几个数量级。但有一点必须要提,小数 N分频 PLL(N为PLL中反馈分频器的分频系数)能够显著缩小该差距。但使用小数N分频PLL有弊端:输出中杂散会更多,信号抖动更厉害。

还要注意的一点是,标准DDS无法达到许多精确比率。在标准DDS频率公式中,分母总是2的幂。例如,若采样时钟为200 MHz,您可以精确地获得50 MHz频率(/4),但不能精确地获得40 MHz频率——会有一点偏差:如果使用的是AD9956,那么结果要么是比 40 MHz 少 0.142uHz,要么是比 40 MHz 多 0.568uHz。

标准PLL可以相当轻松地实现这些精密比率。因此,如果您需要精确的比率,应避免使用标准DDS。但是,这并不意味着您需要全然规避DDS,其实DDS也有其优势,比如可编程模数!

可编程模数DDS(我亲切地称之为 P-MOD)是DDS领域一项相对较近的创新。P-MOD DDS允许您改变DDS公式,使分母不再局限于2的幂。任何PLL在频率分辨率上都不及P-MOD DDS(如AD9913、AD9914、AD9915、AD9164)。我认为这是它的固有特性。我想我会在未来撰写更多有关P-MOD的博客,敬请期待~

回到上面的40 MHz例子,勤奋的工程师可能会设计一个采用跳频的系统,80%的时间位于比40 MHz低一点的频率,20%的时间位于比40 MHz高一点的频率,这样不仅能得到一个平均频率为40 MHz的信号,而且模仿了P-MOD的内部工作机制。

频率捷变性
PLL也有办法引入变化的频率,但不那么好控制,而且可重复性也不如DDS提供的数字方法。

跳频可利用两个并行PLL和一个开关实现(称为乒乓式PLL——无需桌子、球拍或网),但要么您需要为每个可能希望调到的频率使用一个完整PLL,要么您需要留出一定的建立时间以便改变旁路PLL的频率。

您也可以利用环路中的可变分频器扫频,但这样做的可控性或可重复性远不如DDS扫频。

相位分辨率与灵活性
在模拟PLL中,任何相位调整的结果都是遍历环路,所以它不是像DDS那样的精确可重复变化。数字PLL可提供一定程度的相位调整能力。


幅度分辨率与灵活性
幅度不是PLL所改变的参数。

10

主题

1306

帖子

4296

积分

中级工程师

发表于 2017-7-17 21:28 | 显示全部楼层 |返回版面
"还要注意的一点是,标准DDS无法达到许多精确比率。在标准DDS频率公式中,分母总是2的幂。例如,若采样时钟为200 MHz,您可以精确地获得50 MHz频率(/4),但不能精确地获得40 MHz频率——会有一点偏差:"    ?????????
您需要登录后才可以回帖 登录 | 注册 手机登录

本版积分规则

关闭

热门推荐上一条 /3 下一条

分享 快速回复 返回顶部 返回列表