发新帖我要提问
返回列表
打印
[FPGA]

DDR3初始化不成功

[复制链接]
7767|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
天空的伤|  楼主 | 2017-7-31 15:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR3, AD, 开发板, FPGA, TE
最近刚开始调DDR3，想先在开发板上跑一下例程，用的是xilinx 的KC705开发板，里面用到的FPGA芯片是K7系列，vivado提供了DDR3的IP核MIG。有相关的文档xtp196，直接按照上面一步一步做的，但是生成bit文件后下载到板子上显示初始化一直不成功，也就是“init_calib_complete”信号没有拉高。找了很多原因，有的说是约束的问题，“set_property DCI_CASCADE {32 34} [get_iobanks 33]”这部分，但是我已经加在里面了。想问下有没有大神做过相关的调试，会有哪些原因导致DDR3的初始化不成功，谢谢了~

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zyingjie| | 2017-8-2 11:05 | 只看该作者
这个有点复杂了 ，init_calib_complete前面有好多步骤 DQS init, write leveling, read leveling...都不知道你 fail在 哪一步...

先查硬件的 问题 ！！！！

使用特权

评论回复 赏
板凳
天空的伤|  楼主 | 2017-8-14 10:53 | 只看该作者
检查出来了，是时钟有问题，结帖了

使用特权

评论回复 赏
评论
18710891885 2019-11-23 21:32 回复TA
@by775252 ：您好，我也是同样的问题，请问最后解决了吗？ 
by775252 2019-9-26 10:30 回复TA
请问您当时是哪里的时钟有问题呢？我这边也是遇到init_calib_complete没有拉高的现象，初步怀疑也是时钟的问题 
地板
18710891885| | 2019-11-23 21:32 | 只看该作者
天空的伤 发表于 2017-8-14 10:53
检查出来了，是时钟有问题，结帖了

您好，请问最后解决了吗？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

天空的伤

4

主题

14

帖子

0

粉丝