FPGA使用不同时钟读写SRAM问题

只看该作者 · 2010-8-10 14:37

我现在使用的硬件cy7c68013A +EP1c6q240+256KB的SRAM；需要实现的功能：使用FPGA采集外面数据（6M,8bit），存储在SRAM中，同时将存储的数据使用48M的速度通过cy7c68013A（FIFO SLAVE EP6 512X 2 AUTOIN ）传送到计算机中。现在存在的问题是：FPGA 如何处理 6M写入，48M读出的冲突（几乎是同时读写），请各位高手帮帮忙，谢谢。

只看该作者 · 2010-8-10 14:57

你肯定68013能48M输出给PC（其实与PC的USB占用带宽有关），那你不必要用SRAM，靠FPGA内部的块状RAM做FIFO，算起来512B的FIFO够了，为了防止USB忙，不妨把FIFO开到8K，并在FIFO的几乎满设置为513B，这样68013只要看到FIFO有》512B的数据就取走，因为读的平均速率高于写的速率，68013基本是再等FIFO有512个可取走得数据