关于三极管深度饱和恢复时间问题

3万 · 2010-9-23 21:45

19楼：
BJT作为开关比MOS管速度高，搞开关电源的估计没有一个同意你的意见。
MOS管速度高，正是因为没有BJT那样的基区电荷问题。

楼主的问题，chunyang在2楼就已经回答了，我不必再重复。
实际上，我在5楼开始各回复中实际上也是始终在说延迟时间的原因是基区电荷。PowerAnts在12楼说的也是同一回事。
关于光耦。光耦的延迟并非PN结电容引起。如果是结电容引起，那么输入电流的上升沿和下降沿延迟应该相同。BJT开关工作时若是由于结电容影响也是应该导通和关断的延迟时间相同。但实际测量却是导通和关断的延迟时间相差很远，而且导通的延迟与导通后的饱和程度无关。

2万 · 2010-9-23 21:50

下面这两个数据表，第一份是75V,75A的75N75，十来年的东西了，第二份是去年英飞凌的新产品，30V,180A的，请找两颗功率三极管来达到这个速度。让俺们见识一下。

3万 · 2010-9-23 21:51

20楼：
频率升高增益下降，低通的相移是可以计算出来的，与增益(幅频)下降的速度密切相关。而“延迟”却与计算出的相位落后不同，它与增益(幅频)下降不相关。
正因为不相关，才可以判断是其它原因引起。

1万 · 2010-9-23 21:52

ShakaLeo是一根筋的人。
你说的那个电容，在这里的贡献微乎其微。

只看该作者 · 2010-9-23 21:59

21楼
关于BJT和MOS的开关速度，见下面的链接红字那一段。
http://cxjr.21ic.org/user1/3397/archives/2007/39320.html
光耦的延迟由PN结电容引起，为什么上升沿和下降沿延迟应该相同呢?
光耦打开时结电容放电，截止时结电容充电，充放电都不是一个通路，为什么延迟要相同呢？
另外，只说一个“原因是基区电荷”貌似不够详细吧。能否详细解释一下呢？
“基区电荷”的解释应该逃不出等效电容的模型，最后还是会回到集电结等效电容上。

2万 · 2010-9-23 22:04

tf低于100nS的功率管是有的，如MJE16018就达到80nS，但那是经过特殊优化的，主要是为了实现快带的关断过程，但是注意看数据表，td竟然有4500nS，而功率MOS，ts,tr,tf都很容易做进数十nS, 目前最快的功率MOS，10A电流下，tf达到1.4nS

只看该作者 · 2010-9-23 22:07

下面这两个数据表，第一份是75V,75A的75N75，十来年的东西了，第二份是去年英飞凌的新产品，30V,180A的，请找两颗功率三极管来达到这个速度。让俺们见识一下。

37833

37834 ...
PowerAnts 发表于 2010-9-23 21:50

麻烦您看一下那个开关时间是在什么条件下测出来的，VDD=38V,Id=48A，漏极接的负载的等效电阻小的可怜了吧？这和三极管的深度饱和没法相提并论吧？

2万 · 2010-9-23 22:08

25楼，你转的那个链接，那个红字部份，十分的害人，哈... 完全是谬论

2万 · 2010-9-23 22:13

27楼，我可以很负责的告诉你，MOS的开关速度，跟电流大小基本没有关系，你放到1A来测，也是这么个速度。

只看该作者 · 2010-9-23 22:18

27楼，我可以很负责的告诉你，MOS的开关速度，跟电流大小基本没有关系，你放到1A来测，也是这么个速度。
PowerAnts 发表于 2010-9-23 22:13

您的意思是MOS的开关速度跟饱和深度没有关系了呗？这和我所看到的教材上写的貌似不同啊，我宁愿相信教材更权威一些，虽然您在这个论坛也算个权威。

2万 · 2010-9-23 22:23

MOS没有饱合深度的说法。

另外，我不是什么权威，你这个说法想害我啊，我就是因为认错了权威，半年没进步

我看书看资料，要看三种来对比，都不谋而合了，那么我就初步相信了

只看该作者 · 2010-9-23 22:32

MOS没有饱合深度的说法。

另外，我不是什么权威，你这个说法想害我啊，我就是因为认错了权威，半年没进步

我看书看资料，要看三种来对比，都不谋而合了，那么我就初步相信了 ...
PowerAnts 发表于 2010-9-23 22:23

我的意思是，我觉得在漏极接个10k的电阻和接个10欧姆的电阻，开关速度尤其是关断的速度会有比较大的差异。不对吗？麻烦前辈解释下

3万 · 2010-9-23 22:33

“关于BJT和MOS的开关速度，见下面的链接红字那一段。”
拿这种东西当论据？

“另外，只说一个“原因是基区电荷”貌似不够详细吧。能否详细解释一下呢？”
没有那么多时间打字。
想要详细解释，看书吧。
不过，现在的模拟电路教材或电子学教材都不讲这一段，需要到半导体器件的教材里面找。
推荐《半导体器件基础》，Robert F. Pierret 著，电子工业出版社。第8章，8.1节。第12章，12.2节。
8.1节论述了二极管瞬态特性，12.2节论述了三极管瞬态特性。

只看该作者 · 2010-9-23 22:36

先是否定别人观点，却不解释，原因就是“没有那么多时间打字”。
我还真是佩服这种前辈。谢谢啊。

只看该作者 · 2010-9-23 22:37

大家对问题争论的真够热烈。
光耦的次级也是三极管，发个ps8601的参数给大家看看，能否有所帮助。

似乎在负载RL增大时，TPHL,是受影响的。

3万 · 2010-9-23 22:37

非常赞成这句：
“我看书看资料，要看三种来对比”。

3万 · 2010-9-23 22:41

32楼：
“我觉得在漏极接个10k的电阻和接个10欧姆的电阻，开关速度尤其是关断的速度会有比较大的差异”
对MOS管来说，恰恰差别不大。
虽然这两种情况下米勒电容大不相同(因增益不同)，但延迟时间相差并不大。

只看该作者 · 2010-9-23 22:42

34# ShakaLeo

这么讲话有点欠妥当啊。
maychang不是一直都在解释吗？

只看该作者 · 2010-9-23 22:43

哎，所谓“基区存储电荷”，其实跟“结电容”的解释是相通的。
进入饱和状态后，集电极收集电子的能力减弱，过剩的电子在基区不断积累起来，称为超量存储电荷，同时集电区靠近边界处也积累起一定的空穴，集电结处于正向偏置。
当输入电压ui由+U2跳变到-U1时，存储电荷不能立即消失，而是在反向电压作用下产生漂移运动而形成反向基流，促使超量存储电荷泄放。在存储电荷完全消失前，集电极电流维持ICS不变，直至存储电荷全部消散，晶体管才开始退出饱和状态，iC开始下降。
基区的过剩电子和集电区积累的空穴的等效模型就是集电结电容。

4万 · 2010-9-23 22:47

这么热闹，提示一点关键之处：我前面说的是载流子密度而非电量，从字面意思就该知道这和电容无关，这是一个半导体物理过程，确实最好看书解决，要讲清楚实在不适合论坛的篇幅，而且即使要讲也得先去查书，免得照顾不到细节，不如自己去看。电容效应在此确实也有一定影响，但却是次要的，主要影响表现在频率响应方面，要抓住主要矛盾。