查看: 113|回复: 1
收起左侧

[FPGA] DDR2 IP核输入时钟

[复制链接]
     

1

主题

1

帖子

13

积分

实习生

 楼主| 发表于 2017-10-8 13:50 | 显示全部楼层 |返回版面||阅读模式
本帖最后由 哥哥有条龙 于 2017-10-8 14:25 编辑

生成DDR2 IP核,设置的输入是50Mhz,输出是166.667Mhz,half-rate模式。但是在使用时,只有输入小于25Mhz的时钟才有数,输入50Mhz不行。这是为什么?
     

84

主题

653

帖子

1979

积分

助理工程师

发表于 2017-10-9 13:45 | 显示全部楼层 |返回版面
输入50M可以,需要修改参数
运动控制、工业总线、图像视频,光网络接入网,qq:835264407  微信公众号:嵌入式人生之FPGA
您需要登录后才可以回帖 登录 | 注册 手机登录

本版积分规则

关闭

热门推荐上一条 /1 下一条

分享 快速回复 返回顶部 返回列表