[FPGA]

DDR2 IP核输入时钟

[复制链接]
586|1
手机看帖
扫描二维码
随时随地手机跟帖
哥哥有条龙|  楼主 | 2017-10-8 13:50 | 显示全部楼层 |阅读模式
本帖最后由 哥哥有条龙 于 2017-10-8 14:25 编辑

生成DDR2 IP核,设置的输入是50Mhz,输出是166.667Mhz,half-rate模式。但是在使用时,只有输入小于25Mhz的时钟才有数,输入50Mhz不行。这是为什么?

相关帖子

feihufuture| | 2017-10-9 13:45 | 显示全部楼层
输入50M可以,需要修改参数

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

1

帖子

0

粉丝