[FPGA]

关于ZYNQ的时钟问题

[复制链接]
3510|1
手机看帖
扫描二维码
随时随地手机跟帖
xxyyzz0| | 2017-10-14 18:31 | 显示全部楼层
和PL 没关系。PL就是一个FPGA,时钟需要接到MRCC或SRCC

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

2

帖子

0

粉丝