需要设计一个逻辑电路，请大家帮忙

2017-11-8 22:02

A、B分别为两个比较器的输出端经过数字逻辑电路后的输出为图中OUTPUT 请问数字电路应该怎么设计啊？
请各位大神指点指点谢谢
无标题.png

2017-11-8 22:19

异步清除触发器

2017-11-8 22:24

比如74HC74就符合你的要求。
D给1，nRESET接A，CLK接B

2017-11-8 23:16

要求或需进一步明确。：
B 上升沿，A是必须高电平还是没关系？ ->输出高电平；
A 下降沿，B是必须低电平还是没关系？ ->输出低电平。

2017-11-9 00:27

让那些做垃圾单片机的给你拿单片机做吧，，，

2017-11-9 08:36

本帖最后由 captzs 于 2017-11-9 08:43 编辑

可以用一个RS和非门实现。如果B脉冲有可能出现在A的占空，则非门输出先微分再置0。

2017-11-9 09:04

2017-11-9 09:37

或可以用可编程器件CPLD，编译烧写下面Verlog代码：

module cmpLatch(A, B, OUT);
  input  A, B;
  output OUT;
  reg OUT;

  always @(negedge A or posedge  B)
if(B)
      OUT <= 1;
else  if(~A)
      OUT <= 0;
else
   OUT <= OUT;

endmodule

2017-11-9 10:03

xmar 发表于 2017-11-9 09:04

我觉得用一个7474就够了。。。

2017-11-9 10:13

戈卫东发表于 2017-11-9 10:03
我觉得用一个7474就够了。。。

准确地说，用半片74HC74就够了。

2017-11-9 11:08

本帖最后由 captzs 于 2017-11-9 11:11 编辑

不知道我的仿真7474片是不是一样，A脉冲不加非门，是前沿触发Q转低电平。

2017-11-9 11:16

戈卫东发表于 2017-11-9 10:03
我觉得用一个7474就够了。。。

楼上说得对。改正如下：

2017-11-9 11:24

这个发在模拟版，逻辑电平，速率啥的可都没说

2017-11-9 12:39

captzs 发表于 2017-11-9 11:08
不知道我的仿真7474片是不是一样，A脉冲不加非门，是前沿触发Q转低电平。

A接“1CLR'”就好了

2017-11-9 12:45

感谢各位单片机很好实现  但是感觉高射**打蚊子本人不是电子专业科班出身所以只是用到哪里看到哪里
其实这里是想做一个I-F变换  达到上阈值后触发B路的比较器对积分电容进行复位复位至下阈值后停止在重新进行充电
预计输出的频率大概在0.01-100kHz
再次感谢各位的回复已经通过74HCT74模拟仿真  准备买几个做做实验  谢谢~

2017-11-9 12:54

一直没找到在哪里结贴给分啊。。。。

2017-11-9 14:12

nngogogo 发表于 2017-11-9 12:54
一直没找到在哪里结贴给分啊。。。。

24小时以后，楼主位。

2017-11-10 12:36

哇，很多大神哈哈，

2017-11-10 17:16

除了四楼，大家都没有人提出异常处理来。
莫非真的不需要乱时序下测试吗？

如果考虑实际使用情况，两个比较器是一个信号比较出来的？如果下面那个是高门限比较出来的话，为什么不用个迟滞比较器来解决？
用个5个脚几毛钱的MCU真的比74系列的大材小用吗？

2017-11-10 22:41

Jack315 发表于 2017-11-8 23:16
要求或需进一步明确。：
B 上升沿，A是必须高电平还是没关系？ ->输出高电平；
A 下降沿，B是必须低电平还 ...

A 和 B 是一路相同的模拟信号形状近似为三角波所以您说的这些都是必须的

专栏首页

需要设计一个逻辑电路，请大家帮忙

相关下载

相关帖子

伴坛终老

晶莹之水滴

技术奇才奖章

奔腾之江水

七世轮回

精英会员奖章

缘定三生

湍急之河流

精华达人奖章

无冕之王奖章

十世金身

技术领袖奖章

社区建设奖章

欢快之小溪

技术高手奖章

技术导师奖章

以坛为家

沉静之湖泊