本帖最后由 Clovee 于 2017-11-20 11:17 编辑
宽带信号处理器BSP-15
作为消费类电子设备市场上综合宽带数字通讯和媒体处理器核心设备的主要供应商，赤道 （Equator）技术公司继MAPCA以后推出了新的高速宽带专用数字信号处理器系列BSP-15。 BSP15系列是高性能、低功耗的处理器，他包括BSP-15300，BSP-15350，BSP-15400，其中BSP-15400可工 作在400 MHz的频率下，其处理能力为40 GOPs（每秒400亿次整数运算）。 BSP15系列DSP使通用的RISClike数字处理和高性能的信号、图像处理相结 合，提供了通信 、消费类应用和通用处理的宽带应用解决方案，特别适合应用于多媒体信号处理的各种产品 中，如机顶盒、数字电视、视频会议系统、医用图像产品、数字视频编辑设备和办公自动 化产品等。
1。BSP-15结构概述
BSP-15处理器主要包含一个高度流水线的超长指令字处理器 内核（VLIW core）、一个可编程的可变长编解码协处理器（VLx）、视频滤波协处理 器（video filter）、数据流DMA控制器、SDRAM控制器、显示刷新控制器和丰富的数 字I/O接口等。
1.1CPU内核
BSP-15的VLIW结构CPU内核可以并行执行4个操作，支持8 b,16 b,32 b,64 b多种 数据格式的单指令多数据操作（SIMD operation）。
BSP-15有4个功能单元：2个I运算单元（IALU）和2个IG运算单元（IG ALU）。I运算单元可以进行32 b整型运算、逻辑操作（逻辑操作的结果被送 到通用寄存器或预测寄存器中 ）、地址运算和索引、跳转、系统控制等操作。IG运算单元可以进行32 b整型运算（同 I运算单元）、逻辑操作（同I运算单元）、64 b整型运算、移位操作、64 b的SIMD操作 （数据形式包括8 b,16 b和32 b等，操作可以实现选择、比较、乘加、复乘等）、1 28 b的SIMD操作（数据形式包括8 b,16 b和32 b等，可以实现如FIR等一系列专门 操作）。
同时，BSP-15有128个32 b寄存器（可用作64 b寄存器）；32个单比特预 测寄存器和8个专门的128 b寄存器。128 b寄存器是专门用来配合IG运算单元，实现FIR 滤波器、SAD，FFT，ADD，DCT以及其他专门整型操作的。
1.2存储器结构
BSP-15包含有片内存储器，也可以通过PCI总线对外部SDRAM或SGRAM进行存取操作 。片内存储器包括为VLIW核提供的32 kB指令存储器和32 kB数据存储器；以及为VLx协处理 器提供的4 kB数据存储器和4 kB指令存储器；还包括为Video Filter协处理器提供的6 kB缓 存。这些存储器都可以被BSP-15的高效DMA控制器直接访问，也可 以被外部设备通过PCI而访问到。BSP-15的片内32 kB指令存储器和32 kB数据存储器 除了具备片内存储器的功能外，还 可以用作高速缓存（cache）。数据存储器支持每周期64位存取。除了片内存储器以外，B SP-15还可以外接SDRAM或SGRAM。BSP-15的SDRAM控制器最高可以支持速率 为13 3 MHz的高速SDRAM，支持的最大容量为128 MB。
1.3数据总线和控制器
BSP-15的内部数据总线(Data Transfer Switch，DTS）是64 b的数据总线 ，具有高速的桥、仲裁和总线管理功能，可以支持多种媒体同时应用。BSP-15的D MA控制器叫做Dat aStreamer，他将BSP-15的片内存储器、外接SDRAM,PCI总线和I/O接口都联系在一起 。DataS treamer是一个非常高效的DMA控制器。他最多可产生64个长度可变的缓存区，并且最多可以 同时实现64个数据通道，提供包括内存到内存、内存到I/O，I/O到内存等的存储器访问控制 。 BSP15还提供了对PCI总线接口的支持，可以实现符合PCI 2.1规范的32 b，66 MHz 的PCI接口。BSP-15既可以被设置为PCI总线的主设备，也可以被设置为PCI总线的 从设备。
1.4协处理器
为了增强代码的并行性，并且更好的对视频编码算法进行优化，BSP-15增加了2 个专门为 视频算法设计的协处理器：变长编解码（VLx）协处理器和Video Filter协处理器。VLx协处 理器可以与VLIW内核协调工作，增加代码的并行性。特别是在图像编解码中，可以用来进 行变长编、解码的运算。使用了VLx协处理器，在JPEG，MPEG，H263，H.264和DV等算法 上均可以实现加速。视频滤波(Video Filter)协处理器，将4∶2∶0或4∶2∶2的YUV视频码 流作为输入，可以实现滤波、卷积等算法（如4列 5行、3列 5行等）。最终输出YUV4∶4∶4 的视频码流给监视器。
1.5I/O总线和I/O接口
BSP-15具有为多媒体信号处理而设计的32位I/O总线和丰富的媒体I/O接口。这些I /O接口包括：
视频接口提供2路视频输入接口，1路视频输出接口。2路视频输入 接口可以分别或同时是数字视频广播（DVB）的TCI格式或者ITUR BT601/656格式 。视频输出接口是ITUR BT601/656格式。
音频接口提供了IIS以及IEC958的音频接口。
显示刷新控制（DRC）接口可以支持模拟和数字 RGB输出，还可用作颜色空间变换以及图形和视频的叠加输出等。
此外，还提供了用于视频输入输出控制的I2C接口、用于BSP-15启动的FLASH RO M接口、用于调试的IEEE JTAG接口、8 b的通用数据接口GPDP，以及前面提到的外 接SDRAM接口和33 MHz/66 MHz 32 b的PCI接口。
2。软件开发
2.1iMMediaTools软件开发包
赤道技术公司提供了一套名叫iMMediaTools的软件开发包。iMMediaTools包含了一套用于 简化和加速开发、维护的工具。其特点有：支持ANSI C/C++的VLIW编译器和汇编程序 ，达到时钟精度和指令级别的仿真和诊断，可由主机系统控制执行，源代码级和系统级的 调试和诊断，对应用程序提供性能分析和检测工具。
iMMediaTools的C编译器运用了大量的优化和全局配置（global scheduling）技术，把涉 及硬件的操作留给编译器完成转换，从而使编程人员不需要使用费时费力的汇编语言就可 完全发挥硬件的全部性能。iMMediaTools软件开发包提供了标准的C语言运行库和专门支持BSP-15处理器内部资源（数据流容器和可变长度编码协处理器等）的函数库包。为了 方便视 频图像的处理，Equator公司特别提供了一系列用于视频处理的媒体库参考源代码软件包， 包括常用的MPEG2编码和解码模块、MPEG4编码和解码模块，H.263+编码 和解码软件模块以及MPEG音频编解码模块等。
2.2软件开发流程
在iMMediaTools下一个完整的软件开发流程。
3基于BSP-15的软件并行设计
BSP-15系列是高性能的DSP系列，但要充分发挥BSP-15的性能，必须利 用BSP-15的并行特性，使软件实现流水。在BSP-15下可使用的并行设计 有：使用协处理器；使用DS(DataStreamer)；指令并行。对于指令并行，可以更多地交给编 译器来做，在设计中，更关心的是如何使用协处理器和DS使软件并行起来。下面以视频处理 中的宏块解码例子进行说明。
基于BSP-15的在视频解码系统中的宏块解码并行。其中使用了pi n gpong机制，在Vlmem(Vlx memory)和Core中开辟了ping和pong两个缓存。在Core端 处理第n-1个宏块时，Vlx端正在对第n个宏块进行vlc的解码，当解码完毕且Core端 的pong buffer可接收数据时，Vlx端发起DS(DataStreamer)把第n个宏块数据从Vlmem搬 移到Core端，依此类推。V lx协处理器对宏块的熵解码和Core对宏块的处理同时进行，实现了宏块解码的并行。
|
楼主
标题置顶
标题高亮
