发新帖我要提问
返回列表
打印
[matlab]

哪些ISE综合选项对timing有影响?

[复制链接]
3591|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-5-31 13:27 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
se, Timing, COM, TE, tc
本帖最后由 AutoESL 于 2011-10-4 15:32 编辑

虽然Xilinx的user guide里面介绍的很详细了.
但毕竟都是文字描述,太抽象.

有没有有这方面实际经验的朋友来分享一下,供大家学习学习.

我说几个比较直观的:

Keep Hierarchy:
打开这个选项可能降低性能,也就是说timing变差
这个好理解,禁止了跨层次的优化,关键路径有可能变长.

LUT Combining:
打开这个选项可以减少面积,timing会变差.

Register Balancing:
这个选项就使为了优化时钟频率的,打开肯定对timing有好处.
但是原理不怎么理解.

...

使用特权

评论回复 赏

相关下载

相关帖子
沙发
21IC之星| | 2011-5-31 18:39 | 只看该作者
帮AutoESL老兄顶起来

使用特权

评论回复 赏
板凳
atua| | 2011-6-1 13:16 | 只看该作者
这个Register Balancing就是指retiming，通过把FF或Latch前移或后移来调整相邻时序路径上的逻辑延时

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2011-6-1 13:29 | 只看该作者
用图来解释什么是Retiming

使用特权

评论回复 赏
5楼
AutoESL|  楼主 | 2011-6-2 21:00 | 只看该作者
这样说，retiming一定可以把timing做得更好，而且看样子不会增加面积？
那为什么ISE不把它设置为默认的呢。

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2011-6-3 13:03 | 只看该作者
5# AutoESL 你说的很对，但是你要考虑到很多人有时候可能需要自己的设置。
这种东西需要自己体会的。即使synplify也是自己需要设置的。

使用特权

评论回复 赏
7楼
AutoESL|  楼主 | 2011-6-3 20:35 | 只看该作者
6# GoldSunMonkey

如果设置之后总是好的结果，那应该设置为默认的。
是不是在某些情况下还有一些负面的影响？
所以留给用户自己去选择是否打开？

使用特权

评论回复 赏
8楼
neufeifatonju| | 2014-1-22 09:51 | 只看该作者
学习了，我还一直找retiming呢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝