16位精度的AD电路设计该注意什么？

1万 · 2018-1-1 19:24

16位精度的AD电路设计该注意什么？

1万 · 2018-1-1 19:27

16位 ADC 的精度已经比较高了, 自然对噪声的控制, 电源特别是基准的纹波要特别留意了

1万 · 2018-1-1 19:30

最好用线性电源。希望对你有帮助

1万 · 2018-1-1 20:23

你用的是啥

1万 · 2018-1-1 20:26

以前没有学过数电模电，不知道该怎么设计这个电路，我选用的是8通道的ADS8344这个芯片

1万 · 2018-1-1 20:29

按照推荐电路的来就OK 关键是巴伦选型要注意！还有就是信号线等长

1万 · 2018-1-1 20:30

这个参考电源的稳定性应该非常重要吧

1万 · 2018-1-1 20:35

这个参考电源的稳定性应该非常重要吧

2万 · 2018-1-1 20:37

精度这么高的啊

1万 · 2018-1-1 20:40

我也知道参考电压很重要，能推荐一下选用什么器件能让这个参考电压变得稳定一些吗？

1万 · 2018-1-1 20:48

没设计过，关注中~~~~

1万 · 2018-1-1 20:50

这个地有什么特别的连接要求吗？

1万 · 2018-1-1 20:52

对于ADC来说，在设计时，高位数ADC能带来较好的量化信噪比，但是也不是绝对的，如果系统其他部分没有设计好的话，它所能达到的有效位数有可能会很少。

1万 · 2018-1-1 20:55

能打个比方吗

1万 · 2018-1-1 20:59

如，系统的采样钟质量，输入信号频率设计等等。所以这是一个系统级别的问题。

1万 · 2018-1-1 21:02

另外，对于高频的采样钟和输入信号。从PCB 布局上来讲也需要注意，通常有些规则需要遵守

1万 · 2018-1-1 21:04

1.信号输入端应加上滤波电路（RC滤波，也可以用外部滤波器）。
2.单独的模拟地和数字地引脚，但AGND与DGND引脚却在内部通过基板连在一起，布线时，不得将两个引脚连接到分离的两个地平面，除非这些接地层在AD附近连到了一起。当然如果数字地也模拟地分割没有信心，建议不要分割。
3.电流路径尽可能短，禁止将数字电流强制流入模拟地。
4.芯片不允许走数字信号线，以减少耦合（下面若铺地，则不受此限制）。
5.电源线尽可能宽，以减少阻抗，提供低阻抗路径。

1万 · 2018-1-1 21:11

6.时钟等快速开关信号应利用数字地屏蔽起来，以避免辐射干扰。
7.禁止将时钟信号走线布设在输入通道附近，避免数字信号，模拟信号相互交叠干扰。
8.线路上下两侧走线应彼此垂直，若下面有铺地层，可以不受此限制。
9.去耦电容典型参数参照芯片资料的推荐电路选取

1万 · 2018-1-1 21:15

本人补充几点：
1） AGND 和DGND处理，
2）信号线上的漏电流控制，
3）当然ADC芯片的选择也非常重要，不同厂家的ADC差异还是很大的。

1万 · 2018-1-1 21:33

从Layout上上面几位都讲得很好。
从原理图设计方面：
1、参考电压的精度：推荐低温漂REF50XX系列。
2、电源尽量使用LDO供电。
3、缓冲器所使用的运放的低温漂

16位精度的AD电路设计该注意什么？

相关下载

相关帖子