[FPGA]

Xilinx 在ISE已完成的工程文件中添加IP核

[复制链接]
1080|2
手机看帖
扫描二维码
随时随地手机跟帖
zhangmangui| | 2018-1-14 20:43 | 显示全部楼层
直接打开IP  搜索到你想要的    然后打开配置好    添加到功能下  双击打开然后根据接口引用到你想要的地方

使用特权

评论回复
胡斯哲| | 2018-1-14 21:13 | 显示全部楼层
不是生成IP时有个template选项吗,找到这个例子,就可以看到接口例化么

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

24

主题

76

帖子

3

粉丝