赛灵思7系列FPGA的PCIE总线数据管脚是按照什么规律分配的？

2018-3-5 17:43

请问一下赛灵思7系列FPGA的PCIE总线数据管脚是按照什么规律分配的？
如参考设计图中，MGTXTXP0(N0)对应的管脚PCIE_TX3_P(N),可否硬件连接成PCIE_TX0_P(N)？初次使用PCIE总线，担心硬件连接错了。

2018-3-5 22:58

看看手册上有讲有个bank分布图旁边有PCIE标志的

2018-3-5 22:58

建议直接编译试试这样最好不容易出错

2018-3-6 08:40

考虑组内线序交换，反正我验证过P和N交换是没问题的，还是好好看手册吧

2018-3-9 09:02

zhangmangui 发表于 2018-3-5 22:58
建议直接编译试试这样最好不容易出错

好的，谢谢

2018-3-9 09:03

feihufuture 发表于 2018-3-6 08:40
考虑组内线序交换，反正我验证过P和N交换是没问题的，还是好好看手册吧

好的，谢谢