MOS管GS并电容怎么抑制米勒效应的？

只看该作者 · 2018-3-13 12:57

maychang 发表于 2018-3-13 09:52
这个说起来就长了，没有简单的接入一个元件就见效的办法。
首先从驱动电路到MOS管的距离要尽量近，联接线 ...

感谢指教

1万 · 2018-3-13 13:06

如果是半桥电路，控制CGD/CGS就非常有必要。如果开关管无法保证这个比值处于安全数值，就需要在栅极和源极并联电容

1万 · 2018-11-22 17:35

前者是MOS管的负反馈作用，后者是在外部起正反馈，二者作用抵消，不能任意加大，适得其反，自激

1万 · 2018-11-22 17:41

并联电容的作用，跟源极电阻的大小有关，源极电阻越大，正反馈的作用越强。就是自举的意思。

只看该作者 · 2018-11-22 17:50

任何外接方法，不可能抑制米勒效应，这个效应是内在的，由GD电容和DS电压下降造成。
正因为米勒平台是由GD电容和DS电压下降造成，需要外部注入额外的电荷来完成米勒过程，和栅极电容大小无关。所以外界并联一个栅极电容，不会改变任何米勒平台宽度。
抑制的唯一方法就是增加驱动能力，无二。

只看该作者 · 2018-11-24 09:03

大电容保持gs电压稳定罢了。米勒电流由大电容提供一部分，使之快一点充满而已。

只看该作者 · 2019-5-24 09:52

+C的作用是扩大Cgs，打破MOS管的内部寄生电容，使得产生弥勒平台时Cds对Cgs放电不明显，所以米勒平台缩小。
同时+C意味着Cgs变大，相同条件下Vgs电压上升变慢，导通时间更久，MOS管开关功耗更大，开关效率降低。
具体+C多大，这个需要通过计算看，到底有没有必要通过+C来减小米勒平台实现降低功耗，还是反而+C增加了功耗。选一个合适的C是关键。
有大师提到抗干扰，这个+C其实就抗干扰而言不在重点，我们+C主要目的是减小米勒平台实现降低MOS管开关时的功耗，抗干扰确实是另一码事。

只看该作者 · 2021-7-19 13:48

主要是Mosfet后端有电感，频繁开断瞬间，mos两端的电压= Vdc+ Ldi/dt, 有可能会尖峰放电损坏MOS，所以栅极前极放了个电容，延迟MOSFET的开关频率，增大dt，降低尖峰电压，保证不损坏MOSFET，这个方案的缺陷是，很吃MOSFET的散热，因为延长了导通时间，等于压降落在MOSFET上的时间变长了，散热问题不能不考虑。MOSFET的两个损坏因素，尖峰放电损坏和热损坏。这个方案解决了尖峰放电损坏，缺带来了热损坏隐患。大约就是如此了。

只看该作者 · 2021-7-19 13:48

maychang 发表于 2018-3-13 09:52
这个说起来就长了，没有简单的接入一个元件就见效的办法。
首先从驱动电路到MOS管的距离要尽量近，联接线 ...

主要是Mosfet后端有电感，频繁开断瞬间，mos两端的电压= Vdc+ Ldi/dt, 有可能会尖峰放电损坏MOS，所以栅极前极放了个电容，延迟MOSFET的开关频率，增大dt，降低尖峰电压，保证不损坏MOSFET，这个方案的缺陷是，很吃MOSFET的散热，因为延长了导通时间，等于压降落在MOSFET上的时间变长了，散热问题不能不考虑。MOSFET的两个损坏因素，尖峰放电损坏和热损坏。这个方案解决了尖峰放电损坏，缺带来了热损坏隐患。大约就是如此了。

MOS管GS并电容怎么抑制米勒效应的？

技术奇才奖章

奔腾之江水

七世轮回

精英会员奖章

沉静之湖泊

突出贡献奖章

技术新星奖章