打印
[FPGA]

DDR仿真

[复制链接]
999|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
aaaaaaddaw|  楼主 | 2018-4-2 11:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
V4生成DDRIP核用户接口app_af_addr[35:0],
Memory address and command. Bit 35 is used internally by the
controller. The controller ignores this bit from the user interface. Bits
[34:32] are used for dynamic commands as follows:
001: Auto Refresh
010: Precharge
100: Write
101: Read
Bits [31:0] form the memory chip select, bank address, row address,
and column address. The positioning of the chip, bank, row, and
column addresses changes based on the memory configuration
想请教一下,我在操作读写时序的时候,还用不用关心Auto Refresh(001)和Precharge(010)这两个命令,我按照用户时序在modelsim进行了DDR读写仿真,仿真结果在PRE之后会报错,如下:
# At time 273990.000 ns PRE  : Addr[10] = 1, Bank = 00
# At time 274020.000 ns AREF : Auto Refresh
# At time 274100.000 ns ACT  : Bank = 0, Row = Z000
# At time 274100.000 ns ERROR: tRFC violation during Activate bank 0
希望尽快解答一下,万分感谢!
第二个问题是在modelsim仿真DDR读写结果正确,但是用chipscope抓取信号时,读出数据很大,不知道是什么原因,可以指点下吗?

相关帖子

沙发
aaaaaaddaw|  楼主 | 2018-4-2 11:39 | 只看该作者
我没有用到001和010命令

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

10

帖子

0

粉丝