晶振电路中容阻该如何匹配

[复制链接]
452|0
手机看帖
扫描二维码
随时随地手机跟帖
易捷easykey|  楼主 | 2018-4-3 15:31 | 显示全部楼层 |阅读模式
石英晶体振荡器是高精度和高稳定度的振荡器,被广泛应用于工业控制、通信系统、汽车电子和消费数码电子产品中,用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。
晶体单元的特性取决于切割工艺,主要有三种:

1)音叉型(Tuning Fork):频率主要是KHz级,比如32.768KHz

2)AT-Cut型:频率主要是MHz级,比如12MHz,26MHz,125MH

3)SAW型:频率为百MHz甚至GHz

无论是上述哪一种晶体单元在电路设计时都需要考虑负载电容和匹配电阻等参数。晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容,是晶振要正常振荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑IC芯片输入端的对地电容。应用时一般在给出负载电容值附近调整即可得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。因为每一种晶振都有各自的特性,所以最好按制造厂商所提供的数值选择外部元器件。在许可范围内,C1,C2值越低越好。 容值偏大虽有利于振荡器的稳定,但将会增加起振时间。应使C2值大于C1值,这样可使上电时,加快晶振起振。
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器,晶振引脚的内部通常是一个反相器,或者是奇数个反相器串联。反相器不能驱动晶体震荡,因此在反相器的两端并联一个电阻,由电阻完成将输出的信号反向180度反馈到输入端形成负反馈。在晶振输出引脚和晶振输入引脚之间用一个电阻连接,对于CMOS芯片通常是数M到数十M欧之间。很多芯片的引脚内部已经包含了这个电阻,引脚外部就不需要连接。这个电阻是为了使反相器在振荡初始时处于线性状态,反相器就如同一个有很大增益的放大器,以便于起振。

通常会在X2引脚和晶振之间串联电阻RS防止晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效。如图石英晶体也连接在晶振引脚的输入和输出之间,等效为一个并联谐振回路,可用一台示波器检测OSC输出脚,如果检测到非常清晰的正弦波,且正弦波的上限值和下限值都符合时钟输入需要,则晶振未被过分驱动;相反,如果正弦波形的波峰,波谷两端被削平,而使波形成为方形,则晶振被过分驱动。这时就需要用电阻RS来防止晶振被过分驱动。判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻,从0开始慢慢调高,一直到正弦波不再被削平为止,通过此办法就可以找到最接近的电阻RS值。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

137

主题

138

帖子

1

粉丝