FPGA的问题

1万 · 2018-4-11 17:02

新换一家公司，接手一个项目，做的是激光粒度仪。
用FPGA做的。我是FPGA菜鸟一个，刚开始学。
我大概看了一下，程序比较少，大部分都是原理图形式的文件。
我看的头都大了。
谁是这方面的高手，我把工程发给他帮我看一看。费用我出。
谢谢了。

只看该作者 · 2018-4-12 08:13

用原理图来设计，可能功能不复杂，建议了解下需求，重新用verilog重写

1万 · 2018-4-12 08:40

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;

ENTITY Leijiaqi IS
PORT(SAMPLE_CLK,RESET:IN STD_LOGIC;
DATA_INPUT:IN STD_LOGIC_VECTOR(15 DOWNTO 0);
RESULT:OUT STD_LOGIC_VECTOR(47 DOWNTO 0));
END Leijiaqi;

ARCHITECTURE BEHAVIOR OF Leijiaqi IS
SIGNAL TEMP:STD_LOGIC_VECTOR(47 DOWNTO 0);
BEGIN
RESULT<=TEMP;
PROCESS(SAMPLE_CLK,RESET,DATA_INPUT)
BEGIN
IF(RESET='1') THEN
TEMP<=X"000000000000";
ELSIF(RISING_EDGE(SAMPLE_CLK)) THEN
TEMP<=TEMP+DATA_INPUT;
END IF;
END PROCESS;
END BEHAVIOR;
各位大神，看看，这是用VHDL写的吗？看着不像vreilog