还是必须修改FPGA工程呢?

[复制链接]
436|4
手机看帖
扫描二维码
随时随地手机跟帖
chenjunt|  楼主 | 2018-4-30 08:01 | 显示全部楼层 |阅读模式
cypress 的PKTEND信号是一个强制打包信号,但是在上位机捕获数据的时候,捕获的数据却会因为这个强制打包,导致获取数据截止,现在有一个FPGA采集的数据通过cypress的usb芯片上传至PC中,有一个问题是因为某些原因,FPGA那边在传输一帧数据的时候并不是单单在帧尾处操作PKTEND,而是在一帧当中频繁使用的PKTEND,并且位置是不可预知的,这给上层捕获数据的CYAPI造成的困扰,请教一下,有什么可以克服这个问题的么?
kangzj| | 2018-4-30 08:03 | 显示全部楼层

楼主可以到cypress网站上建一个case

使用特权

评论回复
zwll| | 2018-4-30 08:04 | 显示全部楼层
在FPGA编程中修改pkend信号 即可,在帧结束处生产一个pkend信号

使用特权

评论回复
chenjunt|  楼主 | 2018-4-30 08:05 | 显示全部楼层
嗯,我再好好缕一缕吧,有了好消息及时通知大家,结贴喽

使用特权

评论回复
598330983| | 2018-4-30 11:13 | 显示全部楼层
FPGA高级啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

718

主题

7868

帖子

5

粉丝