关于STM8Lgpio口内部结构的问题

只看该作者 · 2018-5-4 13:17

我在看STM8Lgpio口内部结构原理图的时候发现一个问题，如果我想要io配置成推挽输出低，那么上面的P-BUFFER应该关断，下面的N-BUFFER应该导通，那么P-BUFFER前面的与非门应该输入都是高电平，N-BUFFER前面的或非门应该输入都是低电平，那么他们共用的那个输入线的电平不就矛盾了吗，下面附上图请大神帮我看看。

只看该作者 · 2018-5-4 13:21

你可能看错了，下面的或非门上面的输入脚状态应该为1

只看该作者 · 2018-5-4 13:54

kingkits 发表于 2018-5-4 13:21
你可能看错了，下面的或非门上面的输入脚状态应该为1

为什么为1，我是倒着推导的，N-BUFFER若要导通，则或非门应该输出高电平，那么或非门的两个输入应该都是低电平。

只看该作者 · 2018-5-4 14:20

N-BUFFER 下面的那个门只能在输出0时才导通

只看该作者 · 2018-5-4 14:22

你的理解有问题

只看该作者 · 2018-5-4 14:33

kingkits 发表于 2018-5-4 14:20
N-BUFFER 下面的那个门只能在输出0时才导通

为什么是0时导通，手册哪里有介绍到吗？大神求指点

只看该作者 · 2018-5-4 14:34

qiangtech 发表于 2018-5-4 14:22
你的理解有问题

哪里有问题

大神求指点

只看该作者 · 2018-5-4 14:47

说句实话，如果不是要设计IC，看这个真的没用。连“华而不实”都说不上。如果你是要设计芯片，这个看不懂，建议你先学学别的基础的东西，等你基础扎实了再回来想想这个问题。

只看该作者 · 2018-5-4 14:50

首先，这个线（你说矛盾的线）的电平是受ODR寄存器控制的。要输出低时，ODR线就是低，要输出高时，ODR线就是高。

只看该作者 · 2018-5-4 15:01

这样，上面的与非门一定输出高至P-BUFFER的栅极。下面的或非门也是一定输出高到N-BUFFER的栅极

只看该作者 · 2018-5-4 15:01

什么是漏极开路（OD）？
估计你还没理解

只看该作者 · 2018-5-4 15:02

N-BUFFER导通。P-BUFFER截止，输出端低电平。

只看该作者 · 2018-5-4 15:36

qiangtech 发表于 2018-5-4 14:50
首先，这个线（你说矛盾的线）的电平是受ODR寄存器控制的。要输出低时，ODR线就是低，要输出高时，ODR线就 ...

我知道这个矛盾线是受前面的ODR寄存器控制，但是我现在是根据后端想要实现结果倒着推导的，我后端想要的结果是io推挽输出低，那么就要N-BUFFER导通。P-BUFFER截止（这点你的回答中你也提到了）；那么上面的与非门一定输出高至P-BUFFER的栅极，下面的或非门也是一定输出高到N-BUFFER的栅极（这点你的回答中你也提到了）；那么最后推导到那根矛盾线上就有问题了呀？

只看该作者 · 2018-5-4 15:37

qiangtech 发表于 2018-5-4 15:01
这样，上面的与非门一定输出高至P-BUFFER的栅极。下面的或非门也是一定输出高到N-BUFFER的栅极 ...

是这样的

只看该作者 · 2018-5-4 15:38

qiangtech 发表于 2018-5-4 15:02
N-BUFFER导通。P-BUFFER截止，输出端低电平。

是这样的

只看该作者 · 2018-5-4 15:38

qiangtech 发表于 2018-5-4 15:02
N-BUFFER导通。P-BUFFER截止，输出端低电平。

对对对，是这样

只看该作者 · 2018-5-4 21:16

问题还没有解决，有大神指导一下吗

1万 · 2018-5-5 11:47

这是抠出输出部分的仿真示意图及其各点波形。没有矛盾之处

只看该作者 · 2018-5-5 12:00

xch 发表于 2018-5-5 11:47
这是抠出输出部分的仿真示意图及其各点波形。没有矛盾之处

pmosfet前面不是有个非门吗，难道那个不是非门？

1万 · 2018-5-5 15:51

雨声发表于 2018-5-5 12:00
pmosfet前面不是有个非门吗，难道那个不是非门？

你说栅极那个圆圈吗？他是表示低电平导通的沟道。其实就是指PMOS