[技术求助] 这是什么原因

[复制链接]
170|39
 楼主 | 2018-5-17 18:18 | 显示全部楼层 ||阅读模式
今天做了一个I/O口的输入检测
设置P1DR &= ~(BIT1 + BIT2 + BIT3 + BIT4);
将P1.1-P1.4口悬空,用示波器和电压表测量,发现P1.1-P1.3为高电平,P1.4为低电平
请问这是什么原因
| 2018-5-17 18:22 | 显示全部楼层

不要悬空
 楼主 | 2018-5-17 18:25 | 显示全部楼层

I/0端口输入模式如果去检测它的电压,是多少呢
| 2018-5-17 18:29 | 显示全部楼层
悬空的话电流会对单片机io有影响
| 2018-5-17 18:31 | 显示全部楼层
不用的就把它拉低
| 2018-5-17 18:31 | 显示全部楼层
对,不用的时候正如楼上所言,拉低即可的,悬空的话,IO口的输出状态不明,才会出现那个问题的
| 2018-5-17 18:32 | 显示全部楼层
对,不用的时候正如楼上所言,拉低即可的,悬空的话,IO口的输出状态不明,才会出现那个问题的
| 2018-5-17 18:34 | 显示全部楼层

悬空的电压可能低也可能高,一般都要外加上拉电阻的。
| 2018-5-17 18:38 | 显示全部楼层
不用的IO下拉就好了
| 2018-5-17 18:40 | 显示全部楼层
不用的话就没有什么影响了
| 2018-5-17 18:44 | 显示全部楼层

电平处于高阻状态了么
| 2018-5-17 18:47 | 显示全部楼层
这个再看下其他相关寄存器的设置的
| 2018-5-17 18:49 | 显示全部楼层

还有特别看下这几个IO口的外围有上下拉电阻的设计以及接其他设备没有的。。
| 2018-5-17 18:52 | 显示全部楼层
IO口的入状态不明,是随机的
| 2018-5-17 18:52 | 显示全部楼层

单片机输入口往往内阻很高,悬空的话会导致在系统运行阶段该接口会受到电磁干扰的影响,产生寄生电压,严重影响系统的稳定性,甚至极端情况会导致单片机被瞬间强干扰击穿。
| 2018-5-17 18:54 | 显示全部楼层

悬空的设置吗?
| 2018-5-18 09:14 | 显示全部楼层

如果引脚不使用,就不要配置了。
 楼主 | 2018-5-18 09:16 | 显示全部楼层

哦,那我就知道怎么回事了,多谢大家,结贴了哈
| 2018-5-20 18:39 | 显示全部楼层
都接上拉电阻的看看效果的,直接悬空的会导致IO口的电平状态不确定的
| 2018-5-26 16:25 | 显示全部楼层
悬空的电压可能低也可能高,一般都要外加上拉电阻的

不是接地的吗
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式
我要创建版块 申请成为版主

论坛热帖

分享 快速回复 返回顶部 返回列表