发新帖我要提问
返回列表
打印
[FPGA]

HDMI输入时钟问题

[复制链接]
2118|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
辛格威尔|  楼主 | 2018-9-7 10:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDMI, 时钟, 信号, PLL, se
请教大家， 我理解的HDMI信号输入，会把TMDS_CLK信号经过一个类似MMCME或PLL时钟模块，分成两路时钟，一路高频时钟用于ISERDESE2( 高频是为了满足采样定理？)，一路普通时钟用于信号控制。

那么问题来了，这个MMCME或者PLL都有个CLKIN_PERIOD值，这个数值是根据具体的视频分辨率来计算的吗？但是我看了两份代码， 这个值配的都挺随意~

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2018-9-9 22:03 | 只看该作者
这个没研究过  只用RGB转HDMI输出过

使用特权

评论回复 赏
板凳
辛格威尔|  楼主 | 2018-9-14 11:02 | 只看该作者
原来MMCME或者PLL的CLKIN_PERIOD值还真是随意添的，但是在XDC文件中为对这一路输入时钟进行周期约束，
这样的话就覆盖了CLKIN_PERIOD约束，应该是这么解释。。。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

辛格威尔

2

主题

10

帖子

0

粉丝