[大学联盟] 求助使用cy68013+FPGA通讯丢包的问题

[复制链接]
277|2
 楼主 | 2018-12-8 09:05 | 显示全部楼层 |阅读模式
在下使用CY68013的slavefifo同步传输来进行批量传输,传输的包大小通过EP6AUTOINLENL设置为10个字节,usb的时钟用的是fpga的48m时钟。
可是当传输的数据速度为每秒1000个包左右时,上位机每接收几万个包后会产生1-30个左右的丢包,是外部干扰造成的吗?还是说我fpga中的时序有问题?不过如果传输100个包每秒时就不会有丢包现象。
| 2018-12-8 10:00 | 显示全部楼层
一、IFCLK的时钟是48M?可以降低一下时钟看看现象
二、buffer设置是2x还是1x的,可以选择其他端点么?比如ep2,可以设置4x的buffer
三、一定要同步模式是么?其他模式,比如bulk模式(可以保证数据正确性的,同步传输,没有校验,保证等时性,即使错了也会传输的)?
四、每个包是10个字节,可以增加么?可以尝试设置多一些,多余的用无效数据填充?
五、确认一下上位机的请求数据频率是否满足
六、fifo的满空标志是否处理好
七、一般最好是包大一些,比如512字节一个包这样的上传,增加容量,降低求情次数,效率一般比较高,包比较小,请求次数太多,一般不太好。
| 2018-12-14 12:14 | 显示全部楼层
延时时间加长试试
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

快速回复 返回顶部 返回列表