GD32F205想要访问fpga中的一个fifo用什么方法

[复制链接]
426|20
| 2019-3-11 14:19 | 显示全部楼层
不太清楚的啊!

使用特权

评论回复
| 2019-3-12 11:41 | 显示全部楼层
SPI接口不是很好吗? FPGA那边也开发对应代码。

使用特权

评论回复
 楼主 | 2019-3-12 20:11 | 显示全部楼层
本帖最后由 i24361 于 2019-3-12 20:14 编辑

我用的是64引脚的,外部存储控制器用不成,只能GPIO了

使用特权

评论回复
| 2019-3-22 23:35 | 显示全部楼层
最主要的是要先配置好GPIO相关的寄存器的

使用特权

评论回复
| 2019-3-23 00:11 | 显示全部楼层
注意总线的数据流的控制

使用特权

评论回复
| 2019-3-23 20:38 | 显示全部楼层
这一块的就不是很明白的了,顶一下的

使用特权

评论回复
| 2019-3-28 17:11 | 显示全部楼层
理论上说,只要两者有交互的接口,就可以相互访问的。

使用特权

评论回复
| 2019-5-13 12:39 | 显示全部楼层
FIFO接口要注意 CLK对上MCU的CLOCK_OUT,输入输出要受MCU控制(nWR),还要HF,FF,EF标志---MCU要不断检测。最好,用EBI接口,自己生成CLK和nWR信号。注意,这时候CLK 是nRD 和 nWR派生出来的(Motorola/Freescale/NXP_Kinetis类型的MCU就没这个问题)。

使用特权

评论回复
| 2019-5-20 17:04 | 显示全部楼层
Sunriver_Yao 发表于 2019-5-13 12:39
FIFO接口要注意 CLK对上MCU的CLOCK_OUT,输入输出要受MCU控制(nWR),还要HF,FF,EF标志---MCU要不断检测。最 ...

麻烦你一下 我想问下 您知道为什么我读取FIFO出来后的数据会有一两个字节会出错

使用特权

评论回复
| 2019-5-29 15:37 | 显示全部楼层
只能是总线了。           

使用特权

评论回复
| 2019-5-29 15:37 | 显示全部楼层
需要多大的数据呢?        

使用特权

评论回复
| 2019-5-29 15:37 | 显示全部楼层
FPGA做个并行转串行的功能

使用特权

评论回复
| 2019-5-29 15:37 | 显示全部楼层
肯定需要GPIO访问的。

使用特权

评论回复
| 2019-5-29 15:37 | 显示全部楼层
FMSC这个访问         

使用特权

评论回复
| 2019-5-29 15:38 | 显示全部楼层
外部存储器吗?            

使用特权

评论回复
| 2019-5-29 15:38 | 显示全部楼层
可以做个串口功能的   

使用特权

评论回复
| 2019-5-29 15:38 | 显示全部楼层
访问的速度有要求吗?     

使用特权

评论回复
| 2019-5-29 15:38 | 显示全部楼层
可以通过iic或者spi  

使用特权

评论回复
| 2019-5-29 15:38 | 显示全部楼层
外部存储控制器可以用

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

在线客服 快速回复 返回顶部 返回列表