发新帖我要提问
返回列表
打印

FPGA丢失数据

[复制链接]
608|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhulin|  楼主 | 2019-3-28 16:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, 信号, 内存, 时钟分频
我现在做的一个项目，是将输入图像信号1920X1200 60HZ存入内存再读出其中一部分（比如800x600）,以同样的帧频发出，输出的时钟是源端时钟分频后得到的，但实际测试时发现有丢帧或丢失数据现象，请问这是为什么

使用特权

评论回复 赏

相关下载

相关帖子
沙发
逆天凡凡| | 2019-3-28 17:16 | 只看该作者
感谢分享

使用特权

评论回复 赏
板凳
caoenq| | 2019-3-29 08:33 | 只看该作者
不妨把你的Verilog代码发出来，帮你看一下。

使用特权

评论回复 赏
地板
nethopper| | 2019-3-30 12:43 | 只看该作者
存取内存的时序问题？这个时钟应该有100多兆了？时钟信号经转换后的延迟问题？所用的内存是否支持此存取速度的问题？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝