打印

用10uF贴片陶瓷电容给芯片去耦时,还有必要并联0.1uF电容...

[复制链接]
4202|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
红色钢铁|  楼主 | 2019-4-19 13:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
最近画电路的时候想到了这个问题。

因为以前学习到的知识是:10uF之类的大电容一般都是电解电容,ESR较大,需要并联ESR小的小容值陶瓷电容才能兼顾高频和低频段的去耦。

但是近些年随着技术的进步,10uF、22uF 这样的大容值,贴片陶瓷电容也可以做到0603、0805、1206这样的小封装了——大电容直接就可以用陶瓷电容了,芯片去耦已经不再需要电解电容了。

那么问题就来了:陶瓷电容的ESR要比电解电容小得多,用10uF的大陶瓷电容给芯片去耦的时候还需要像以前那样并联一个0.1uF之类的小陶瓷电容吗?

使用特权

评论回复

相关帖子

沙发
chunyang| | 2019-4-19 13:17 | 只看该作者
对于多数芯片仍然需要,这里的关键是ESL而非ESR,需要考察ESR参数的则主要是滤波电容。

使用特权

评论回复
板凳
红色钢铁|  楼主 | 2019-4-19 13:25 | 只看该作者
chunyang 发表于 2019-4-19 13:17
对于多数芯片仍然需要,这里的关键是ESL而非ESR,需要考察ESR参数的则主要是滤波电容。 ...

有道理!

其实问题的背景主要是一些高性能的LDO芯片——信号芯片电源管脚就近放一个小电容这个我没异议的——我看LDO芯片手册上的参考电路,输入输出只接了一个4.7uF,没并小电容,我担心这样会不会有点影响芯片的表现,比如高PSRR、低噪声这类性能。这种高性能LDO的输入输出管脚,有没有必要也就近并个小电容?

使用特权

评论回复
地板
xmar| | 2019-4-19 13:30 | 只看该作者
MLCC电容的ESR、ESL(ESR小于30mR,ESL=0.3nH)都很小可以不用再并联0.1uF电容。

使用特权

评论回复
5
红色钢铁|  楼主 | 2019-4-19 13:32 | 只看该作者
xmar 发表于 2019-4-19 13:30
MLCC电容的ESR、ESL(ESR小于30mR,ESL=0.3nH)都很小可以不用再并联0.1uF电容。

嗯,我的感觉是这样,但是拿不准…

使用特权

评论回复
6
xmar| | 2019-4-19 13:38 | 只看该作者
但大容量的MLCC电容(比如10uF)温度稳定性不好(可达200%),远差于钽电容。对温度稳定性有要求的,还是用钽电容加0.1uF的MLCC电容。

使用特权

评论回复
7
红色钢铁|  楼主 | 2019-4-19 13:55 | 只看该作者
xmar 发表于 2019-4-19 13:38
但大容量的MLCC电容(比如10uF)温度稳定性不好(可达200%),远差于钽电容。对温度稳定性有要求的,还是用 ...

原来如此!谢谢!

使用特权

评论回复
8
chunyang| | 2019-4-19 13:56 | 只看该作者
红色钢铁 发表于 2019-4-19 13:25
有道理!

其实问题的背景主要是一些高性能的LDO芯片——信号芯片电源管脚就近放一个小电容这个我没异议的 ...

LDO不需要,其本身不会产生需要低ESL电容去耦的噪声,但通常的数字电路则会,故而需要。

使用特权

评论回复
9
红色钢铁|  楼主 | 2019-4-19 14:03 | 只看该作者
chunyang 发表于 2019-4-19 13:56
LDO不需要,其本身不会产生需要低ESL电容去耦的噪声,但通常的数字电路则会,故而需要。 ...

哦哦。

使用特权

评论回复
10
徐小瑞| | 2019-4-19 16:55 | 只看该作者
要不要可以看看LDO的参考设计。

使用特权

评论回复
11
flyriz| | 2019-4-19 17:12 | 只看该作者
理论上,一个完美的电容,自身不会产生任何能量损失,但是实际上,因为制造电容的材料有电阻,电容的绝缘介质有损耗,各种原因导致电容变得不“完美”。这个损耗在外部,表现为就像一个电阻跟电容串联在一起,所以就起了个名字叫做“等效串联电阻”。
比如,我们认为电容上面电压不能突变,当突然对电容施加一个电流,电容因为自身充电,电压会从0开始上升。但是有了ESR,电阻自身会产生一个压降,这就导致了电容器两端的电压会产生突变。无疑的,这会降低电容的滤波效果,所以很多高质量功放电源一类的,都使用低ESR的电容器。
类似的还有一个参数叫ESL: 等效串连电感。
0.1UF的电容相比而言,ESR和ESL都要小很多。

使用特权

评论回复
12
xch| | 2019-4-20 19:52 | 只看该作者
本帖最后由 xch 于 2019-4-20 20:01 编辑

并联COG电容可以大大减少ESR。另外10uF瓷介电容ESR比100nF瓷介可能要大一些(主要是尺寸问题)。再另外,分布在传输线上的电容滤波性能比单独一个要好不少。
至于是否值得,看经济条件。这不属于技术范畴。


使用特权

评论回复
13
drentsi| | 2019-4-20 20:21 | 只看该作者
不需要,现在设计数字芯片时一般在硅片上做了电容,有的做到了uf级别,只需要外部少量MLCC电容和几个大容量电解电容或钽电容,不需要0.1uf

使用特权

评论回复
14
linqing171| | 2019-4-20 22:46 | 只看该作者
竟然热帖里面有正经帖子,10uF并联0.1uF是最好的组合了。小电流的1uF并联0.1uF的也经常见,高频芯片并联1000pF的也有。

使用特权

评论回复
15
yewuyi| | 2019-4-22 12:01 | 只看该作者
一般而言,10uf就不能称之为去耦电容,而更多是作为稳定电压使用(起蓄水池作用),一般104这样的小电容才称为退耦电容,去耦或退耦电容一般针对CMOS数字逻辑电路而言,去或者退的CMOS电路动作时传导出来的高频分量部分(CMOS一般都要求比较陡峭的上升沿或者下降沿,这会形成高频谐波分量),将这些高频谐波分量在进入其他电路之前加了一个‘泄洪阀’,通过这个泄洪阀防止高频分量部分干扰其他电路的正常工作。

所以去耦电容和稳压电容形象上就是泄洪阀和蓄水池作用的分别。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

20

主题

105

帖子

0

粉丝