GD32F103待机模式下,IO口能否保持高电平

[复制链接]
321|5
 楼主 | 2019-4-29 16:33 | 显示全部楼层 |阅读模式
大家好,请问下,GD32F103待机模式下,IO口能否保持高电平吗? 我以下代码好像不可以保持高电平,进入待机模式后,IO口都变为低电平了。请问是不是进入待机模式后,只能低电平?还是我哪里没有做到?谢谢 875385cc6b6c90e10b.png

使用特权

评论回复
| 2019-4-29 17:23 | 显示全部楼层
GPIO时钟不停  应该就会保持IO口掉电前状态吧。 睡眠模式从未涉及..  百度看看别人用法。如果需要拉低唤醒,内部又没有上拉,那还指望靠外部硬件有个上拉电阻。

使用特权

评论回复
 楼主 | 2019-5-2 10:35 | 显示全部楼层
lvben5d 发表于 2019-4-29 17:23
GPIO时钟不停  应该就会保持IO口掉电前状态吧。 睡眠模式从未涉及..  百度看看别人用法。如果需要拉低唤醒 ...

谢谢,GD32也跟STM32一样,所有IO口在待机模式下都是高阻状态。
试过让GD32在待机模式下,保持调试器连接,可进行调试。这种情况下能让GPIO正常使用,不过功耗大很多,无法接受。

使用特权

评论回复
| 2019-5-4 07:45 | 显示全部楼层
631717730 发表于 2019-5-2 10:35
谢谢,GD32也跟STM32一样,所有IO口在待机模式下都是高阻状态。
试过让GD32在待机模式下,保持调试器连接 ...

那只能先加个外部上拉了, 有个PA0口不是可以深度睡眠唤醒吗?

使用特权

评论回复
 楼主 | 2019-7-15 15:52 | 显示全部楼层
lvben5d 发表于 2019-5-4 07:45
那只能先加个外部上拉了, 有个PA0口不是可以深度睡眠唤醒吗?

嗯,后面我加了上拉电阻。我是经过PA0唤醒

使用特权

评论回复
| 2019-7-15 16:19 | 显示全部楼层
631717730 发表于 2019-7-15 15:52
嗯,后面我加了上拉电阻。我是经过PA0唤醒

内部上拉 在深度睡眠的时候,应该是无用了吧? 必须外部弄上拉,短接后,就有下降沿?

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

在线客服 快速回复 返回顶部 返回列表