高速adc接口问题

2019-4-30 14:15

现在在设计一个1ghz采样的ad，发现adc输出是按照多路同时输出降低速率的，但是数据到了fpga那边就变成几倍的数据宽度，而且fpga根本没有办法处理上g的数据率，是我理解有误还是有什么方法。

2019-5-9 14:54

fpga处理上g速率的数据是没有问题，xilinx系列都可以处理1.4g的速度。
fpga外接ddr3或者ddr4等，都是上g的速率。难点是怎样将数据与时钟对齐，保证fpga抓到的是可靠的数据

2019-5-9 22:16

你说的是并行过来的数据速率这么高吗一般LVDS都是两组总线把速度降下来了
还有就是抽样