STM32L431之MDK-ARM单步调试错乱

发表于 2019-6-13 15:04

原文：https://blog.csdn.net/baicaiaichibaicai/article/details/60960378

芯片默认使用MSI，频率只有4M，现在需要改成最大时钟80M。一个简单的程序如下：

void SystemClock_Init(void){

/* enable HSE */
RCC->CR |= 0x00010000U;
while (0 == (RCC->CR & 0x00020000U));

/* configure PLL */
RCC->PLLCFGR = (3 << 0) | (3 << 4) | (80 << 8) | (1 << 16) | (0 << 17) | (1 << 20) | (1 << 21) | (1 << 24) | (0 << 25); /* Fvco = (8M) * (80/4) = 160M,SYSTEM_CLOCK = PLL_R = (Fvco / 2) = 80M */
/* enable PLL */
RCC->CR |= 0x01000000U;
while (0 == (RCC->CR & 0x02000000U));

/* set clock prescaler and SYSTME_CLOCK src */
RCC->CFGR = 0x00000003;
while (0x0C == (RCC->CFGR & 0xC0));

SystemCoreClockUpdate();
return;
}

int main(void){

SystemClock_Init();
return 0;
}

发表于 2019-6-13 15:04

但是单步调试的时候发现无法进入SystemCoreClockUpdate();继续单步往下走之后才可进入，而且能够同时进入两个分支。

发表于 2019-6-13 15:04

发表于 2019-6-13 15:05

查看程序的反汇编

发表于 2019-6-13 15:06

最终追踪到在设置SYSTEM_CLOCK时，汇编指令就变调。

/* set clock prescaler and SYSTME_CLOCK src */
RCC->CFGR = 0x00000003;
while (0x0C == (RCC->CFGR & 0xC0));

发表于 2019-6-13 15:06

原因是因为提高系统时钟之后，也要增加读取Flash时的延迟时间（见RM中的3.3.3 Read access latency）

解决方法为在切换时钟前先配置Flash的延迟时间

FLASH->ACR = (FLASH->ACR & 0xFFFFFFF8) | 4;

发表于 2019-7-5 10:05

非常感谢楼主分享

发表于 2019-7-5 10:30

有时候单步调试和非单步调试现象是不一样的

发表于 2019-7-5 11:54

确实很多时候不一样

[应用相关] STM32L431之MDK-ARM单步调试错乱

相关帖子

浏览过的版块