[FPGA] 生成fifo数据量怎么跟预想的不一样

[复制链接]
232|2
 楼主 | 2019-7-8 20:27 | 显示全部楼层 |阅读模式
生成1k fifo,数据量怎么是10:0  应该是9:0才对啊。因为9:0表示10位宽度,2的10次方刚好是1k

使用特权

评论回复
| 2019-7-9 09:25 | 显示全部楼层
仔细看看手册

使用特权

评论回复
| 2019-7-14 15:44 | 显示全部楼层
在data port parameters处,有actual write depth和actual read depth,他们都比我们设置的要小,这个应该不是很准确

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /5 下一条

在线客服 快速回复 返回顶部 返回列表