[在线研讨会] 接口电平标准

[复制链接]
215|1
 楼主 | 2019-9-11 15:37 | 显示全部楼层 |阅读模式
基本概念
在对各接口电平进行详细说明之前,首先介绍一下接口电平通用的一些参数或者概念,这是正确使用芯片进行设计的基本功。
Ø 输入高电平(VIH): 保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于VIH时,则认为输入电平为高电平。
Ø 输入低电平(VIL):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于VIL时,则认为输入电平为低电平。
Ø 输出高电平(VOH):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此VOH。
Ø 输出低电平(VOL):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此VOL。
Ø 阀值电平(VT): 数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转作时的电平。它是一个界于VIL、VIH之间的电压值,对于CMOS电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输出,则必须要求输入高电平> VIH,输入低电平<VIL,而如果输入电平在阈值上下,也就是VIL~VIH这个区域,电路的输出会处于不稳定状态。  对于一般的逻辑电平,以上参数的关系为: VOH > VIH > VT > VIL > VOL。
如下图所示



术语解释:
TTL
Transistor-Transistor Logic
        CMOSComplementary Metal Oxide SemicondutorCMLCurrent Mode Logic
        LVTTLLow Voltage TTL
        LVCMOSLow Voltage CMOS
        ECL:Emitter Coupled Logic
        PECLPseudo/Positive Emitter Coupled LogicLVPECLLow Voltage PECL
        LVDSLow Voltage Differential Signaling


本文介绍TTL,CMOS,LVTTL,LVCMOS,ECL,PECL,LVDS接口电平以及各个接口的互连匹配电路设计。

TTL:

TTL主要是由N电阻晶体管二极管构成的偏压电路所组合出来。
最典型的TTL单元电路是与非门,具体电路如下图所示。
337485d789fb051450.png

分析:

当输入为低电平时,其内部动作如下图所示:
861555d789fcb6ebfb.png

当输入为高电平时,其内部动作如下:
354445d789fe0af115.png



灌电流和拉电流介绍:
灌电流:当驱动门输出低电平时,电流从负载门灌入驱动门,也即灌电流(SINK CURRENT),
见下图所示。当负载门的个数增加,灌电流显然也会随之增大,导致T3脱离饱和,输出低电平升高。
因此,把允许灌入输出端的电流定义为输出低电平电流IOL。产品规定IOL=16mA。由此可得低电平时的扇出系数NOL:
620735d78a1551b01b.png
317595d78a15dc9274.png


拉电流:当驱动门输出高电平时,电流从驱动门流出,流至负载门的输入端,这就是拉电流(SOURCE CURRENT)。
拉电流增大时,RC4上的压降增大,会使输出高电平降低。
因此,把允许拉出输出端的电流定义为输出高电平电流IOH。产品规定IOH=0.4mA。由此可得高电平时的扇出系数NOH
316415d78a17b1d61d.png
285975d78a1800935a.png


以及TTL的主要输入输出参数、扇出系数,如何估算TTL的驱动能力,图腾柱电路,应用注意点等介绍参见附件

其它接口CMOS,LVTTL,LVCMOS,ECL,PECL,LVDS接口参见附件
各个接口的互连设计及匹配电路设计参见附件


此部分内容已被设置为付费内容,您可以在支付 0.5 元 人民币后浏览本楼层全部付费内容点击购买





本楼层付费信息已有1人购买
617365d78a126c8eea.png
356105d78a15056876.png

使用特权

评论回复
 楼主 | 2019-9-11 16:30 | 显示全部楼层
好文章,顶一个

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /6 下一条

在线客服 快速回复 返回顶部 返回列表