[MCU] 设计DSP的PCB板应注意哪些DSP问题

[复制链接]
579|30
| 2019-9-13 14:01 | 显示全部楼层
电源的布置

使用特权

评论回复
| 2019-9-13 14:03 | 显示全部楼层


时钟的布置

使用特权

评论回复
| 2019-9-13 14:06 | 显示全部楼层
还有电容的布置

使用特权

评论回复
| 2019-9-13 14:10 | 显示全部楼层
P3.2是什么信号?

使用特权

评论回复
| 2019-9-13 14:13 | 显示全部楼层


终端电路

使用特权

评论回复
| 2019-9-13 14:15 | 显示全部楼层

看哪种了     具体的接口具体分享    原理图设计很重要
原理图中包括一些外设的分配和引脚的分配   实时要为画PCB的方便性考虑
画PCB时也要注意走线  保护   匹配等问题

使用特权

评论回复
| 2019-9-13 14:30 | 显示全部楼层

时钟电路选择

使用特权

评论回复
| 2019-9-13 14:32 | 显示全部楼层
尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性

使用特权

评论回复
| 2019-9-13 14:35 | 显示全部楼层
PCB的设计的方面的前面很多人都有分享的哈

使用特权

评论回复
 楼主 | 2019-9-13 14:38 | 显示全部楼层
嗯,我再好好缕一缕吧,有了好消息及时通知大家,结贴喽

使用特权

评论回复
| 2019-9-14 21:48 | 显示全部楼层
求高速DSP的PCB抗干扰设计技术?  

使用特权

评论回复
| 2019-9-14 21:49 | 显示全部楼层
尽量使用DSP片内的PLL,降低片外时钟频率  

使用特权

评论回复
| 2019-9-14 21:49 | 显示全部楼层
未用的输出引脚可以悬空不接  

使用特权

评论回复
| 2019-9-14 21:49 | 显示全部楼层
DSP发展的片内存储器RAM越来越大  

使用特权

评论回复
| 2019-9-14 21:50 | 显示全部楼层
信号在高速PCB板上沿传输线传输时可能会产生信号完整性问题  

使用特权

评论回复
| 2019-9-14 21:51 | 显示全部楼层
电源, 地线的考虑不周到而引起的干扰,会使产品的性能下降  

使用特权

评论回复
| 2019-9-14 21:51 | 显示全部楼层
在电源,地线之间加上去耦电容        

使用特权

评论回复
| 2019-9-14 21:51 | 显示全部楼层
最好是保留地层的完整性        

使用特权

评论回复
| 2019-9-14 21:52 | 显示全部楼层
传输线和接收端的阻抗 匹配

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

在线客服 快速回复 返回顶部 返回列表